特許

J-GLOBAL ID：200903006576397929

半導体基板の製造方法

発明者： 山内 庄一 ,  榊原 純 ,  松井 正樹 ,  小野田 邦広 ,  大島 久純
出願人/特許権者： 株式会社デンソー
代理人 (1件)： 佐藤 強
公報種別：公開公報
出願番号（国際出願番号）：特願平10-159555
公開番号（公開出願番号）：特開平11-087669
出願日： 1998年06月08日
公開日（公表日）： 1999年03月30日
要約：

【要約】【課題】 支持基板と単結晶シリコン薄膜との間の絶縁膜中にパターン構造体を設ける場合に、両者の平坦性を確保して貼り合わせの密着性を良くする。【解決手段】 支持基板となるシリコン基板に酸化膜を形成してこれに凹部を設ける。多結晶シリコン膜を形成して研磨することで凹部内に埋込電極パターンを形成する。この上から多結晶シリコン膜を形成し、研磨により平坦にしてから熱酸化することにより埋込電極パターンを絶縁膜中に設ける。半導体層用基板としてのシリコン基板には酸化膜を形成した上でイオン注入を行なって剥離用のイオン注入層を形成する。両者を貼り合わせて熱処理を行なうことによりイオン注入層部分で剥離し、剥離面を処理することによりSOI基板を形成する。

請求項（抜粋）：

支持基板(12)上に形成されたパターン構造体(13)上に半導体層(16)を設けてなる半導体基板の製造方法であって、前記支持基板(12)上にパターン構造体(13)を形成するパターン構造体形成工程(P1〜P7)と、前記半導体層(16)を形成するための半導体層用基板(31)の所定深さに剥離用のイオン注入層(36)を形成するイオン注入層形成工程(P8〜P10)と、前記支持基板(12)の構造体形成面と半導体層用基板(31)とを貼り合わせる貼り合わせ工程(P11)と、前記支持基板(12)及び半導体層用基板(31)に対して貼り合わせ状態で熱処理を施して、前記イオン注入層(36)部分で剥離することにより前記支持基板(12)側のパターン構造体(13)上に前記半導体層(16)を形成する半導体層形成工程(P12〜P13)とを備えたことを特徴とする半導体基板の製造方法。

IPC (3件)：

H01L 27/12 ,  H01L 29/786 ,  H01L 21/336

FI (5件)：

H01L 27/12 B ,  H01L 29/78 617 N ,  H01L 29/78 626 C ,  H01L 29/78 627 A ,  H01L 29/78 627 D

引用特許：

審査官引用 (4件)

• 半導体装置
  公報種別：公開公報   出願番号：特願平4-306840   出願人：富士通株式会社
• 半導体材料薄膜の製造方法
  公報種別：公開公報   出願番号：特願平8-233428   出願人：コミツサリアタレネルジーアトミーク
• 薄膜トランジスタとその製造方法
  公報種別：公開公報   出願番号：特願平6-134400   出願人：三洋電機株式会社
• 薄膜トランジスタ
  公報種別：公開公報   出願番号：特願平4-217574   出願人：日本電気株式会社