特許
J-GLOBAL ID:200903006659297136

表示装置

発明者:
出願人/特許権者:
代理人 (1件): 須藤 克彦 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願2001-112723
公開番号(公開出願番号):特開2002-311902
出願日: 2001年04月11日
公開日(公表日): 2002年10月25日
要約:
【要約】【課題】表示装置における信号増幅部の回路の冗長を無くす。【解決手段】アナログ表示時には、アナログアンプ10で増幅されたアナログ映像信号が液晶表示パネル100に出力される。デジタル表示時には、デジタル映像信号に対して信号処理回路1により次のような信号処理を施した後に、DA変換器3、増幅器4を通して液晶表示パネル100に出力される。信号処理回路1は、白データ書き込みの際には、デジタルデータの全ビットをHigh(「1」)にして、DA変換器3を通して高電位「H」を出力する。また、黒データ書き込みの際には、デジタルデータの全ビットをLow(「0」)にして、DA変換器3を通して高電位「L」を出力する。
請求項(抜粋):
入力デジタル映像信号に信号処理を施す信号処理回路と、信号処理が為されたデジタル映像信号をアナログ映像信号に変換するデジタル・アナログ変換器と、前記デジタル・アナログ変換器から出力されるアナログ映像信号を増幅するアナログ映像信号増幅器と、該アナログ信号増幅器によって増幅された映像信号が書き込まれるスタティック型メモリ回路を有し、該スタティック型メモリ回路に保持されたデジタル映像信号に応じて表示を行う表示回路と、を備えた表示回路において、前記信号処理回路は入力デジタル映像信号を、デジタル・アナログ変換後に高電位(VH)と低電位(VL)の2値出力に対応するように信号処理を行うことを特徴とする表示装置。
IPC (7件):
G09G 3/36 ,  G09G 3/20 611 ,  G09G 3/20 621 ,  G09G 3/20 623 ,  G09G 3/20 ,  G09G 3/20 624 ,  G09G 3/20 631
FI (7件):
G09G 3/36 ,  G09G 3/20 611 A ,  G09G 3/20 621 M ,  G09G 3/20 623 B ,  G09G 3/20 623 F ,  G09G 3/20 624 B ,  G09G 3/20 631 H
Fターム (28件):
5C006AA16 ,  5C006AF71 ,  5C006AF83 ,  5C006BB16 ,  5C006BC06 ,  5C006BC12 ,  5C006BC20 ,  5C006BF09 ,  5C006BF11 ,  5C006BF14 ,  5C006BF25 ,  5C006EB05 ,  5C006FA01 ,  5C006FA43 ,  5C006FA47 ,  5C080AA05 ,  5C080AA06 ,  5C080AA10 ,  5C080BB05 ,  5C080DD22 ,  5C080DD26 ,  5C080EE17 ,  5C080EE29 ,  5C080FF11 ,  5C080JJ02 ,  5C080JJ03 ,  5C080JJ04 ,  5C080KK07
引用特許:
審査官引用 (14件)
  • 液晶表示装置
    公報種別:公開公報   出願番号:特願平8-040703   出願人:株式会社東芝
  • 画像処理装置
    公報種別:公開公報   出願番号:特願平5-352898   出願人:セイコーエプソン株式会社
  • 特開昭60-064395
全件表示

前のページに戻る