特許
J-GLOBAL ID：200903006752736212
半導体装置
発明者：
,
,
,
,
,
,
,
,
,
出願人/特許権者：
,
,
代理人 (1件)：
秋田 収喜
公報種別：公開公報
出願番号（国際出願番号）：特願平9-017969
公開番号（公開出願番号）：特開平10-214968
出願日： 1997年01月31日
公開日（公表日）： 1998年08月11日
要約：
【要約】【課題】 トレンチゲート構造のFETにて、ゲート耐圧を低下させることなくゲート絶縁膜を薄くする、或はゲート絶縁膜を厚くせずにゲート耐圧を向上させることが可能な技術を提供する。【解決手段】 トレンチゲート構造のFETを有する半導体装置において、前記トレンチゲートの終端部に電界緩和部を設ける。【効果】 上述した手段によれば、ゲートの終端部に設けた電界緩和部にて、局部的な高電界が発生するのを防止することができるので、ゲート耐圧を低下させることなくゲート絶縁膜を薄くする、或はゲート絶縁膜を厚くせずにゲート耐圧を向上させることが可能となる。
請求項（抜粋）：
半導体基板主面に延設した溝部にゲートとなる導体層を設けるトレンチゲート構造のFETを有する半導体装置において、前記トレンチゲートの終端部に電界緩和部を設けたことを特徴とする半導体装置。
FI (2件)：
H01L 29/78 653 A
, H01L 29/78 652 P
