誘電体分離型半導体装置

発明者： , , , , , ,
出願人/特許権者：
代理人 (1件)：西川惠清 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-314030
公開番号（公開出願番号）：特開平11-150273
出願日： 1997年11月14日
公開日（公表日）： 1999年06月02日
要約：

【要約】【課題】耐圧を維持しつつ低容量化が可能な誘電分離型半導体装置を提供する。【解決手段】n形シリコン基板よりなる半導体支持基板10上に絶縁層11を介してn形半導体層1が形成され、n形半導体層1内にn+ 形ドレイン領域、n+ 形ソース領域、p形ウェル領域が形成され、n形半導体層1の表面側にドレイン電極7、ソース電極8、ゲート電極6が形成されている。ゲート電極6に接続されるフィールドプレート12を備えている。フィールドプレート12は、ゲート絶縁膜たるゲート酸化膜5上に形成され、n形半導体層1よりなるドリフト領域上に形成された酸化薄膜5’の上まで延設してある。酸化薄膜5’はゲート酸化膜5と略同じ厚みに形成してある。

請求項（抜粋）：

半導体支持基板上に絶縁層を介して形成された第1導電形の半導体層内に、第1導電形のソース領域と第2導電形のドレイン領域とが離間して形成されるとともに、ソース領域を囲んで第2導電形のウェル領域が形成され、ソース領域とドレイン領域との間に介在するウェル領域上にゲート絶縁膜を介して形成される導電性層よりなるフィールドプレートと、フィールドプレートに接続されるゲート電極とを備え、フィールドプレートは、ゲート酸化膜と略同じ膜厚の酸化膜を介してウェル領域とドレイン領域との間に介在する半導体層の上方まで延設されて成ることを特徴とする誘電体分離型半導体装置。

IPC (3件)：

H01L 29/786 , H01L 21/76 , H01L 21/336

FI (5件)：

H01L 29/78 622 , H01L 21/76 S , H01L 29/78 616 A , H01L 29/78 617 S , H01L 29/78 618 Z

引用特許：

出願人引用 (3件)

半導体装置
公報種別：公開公報出願番号：特願平7-219123 出願人：松下電工株式会社
横型SOI装置
公報種別：公開公報出願番号：特願平6-272454 出願人：フィリップスエレクトロニクスネムローゼフェンノートシャップ
電界効果型トランジスタおよびその製造方法
公報種別：公開公報出願番号：特願平8-067852 出願人：日本電気株式会社

審査官引用 (3件)

半導体装置
公報種別：公開公報出願番号：特願平7-219123 出願人：松下電工株式会社
横型SOI装置
公報種別：公開公報出願番号：特願平6-272454 出願人：フィリップスエレクトロニクスネムローゼフェンノートシャップ
電界効果型トランジスタおよびその製造方法
公報種別：公開公報出願番号：特願平8-067852 出願人：日本電気株式会社

前のページに戻る