特許

J-GLOBAL ID：200903007551616436

表示用ドライバIC

発明者： 松山 茂
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 井上 一 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-245392
公開番号（公開出願番号）：特開2002-197866
出願日： 2001年08月13日
公開日（公表日）： 2002年07月12日
要約：

【要約】【課題】 表示用読み出し線がビット線から受ける悪影響を低減すること。【解決手段】 メモリセル列の任意のメモリセルよりデータを読み出す第1のビット線対BM,/BMと、メモリセル列の他の任意のメモリセルにデータを書き込む第2のビット線対BS,/BSとは、メモリセル列から順次表示データを読み出す表示用読み出し線OLCDとを有する。平面視にて、ビット線対BS,/BSの間に、表示用読み出し線OLCDが配置される。ビット線対BS,/BSを伝送される信号の電位は相反する関係にある。よって、ビット線対BS,/BSビット線と表示用読み出し線OLCDとの間にカップリング容量C1,C2が形成されても、この容量と表示用読み出し線OLCDとの間で充放電される電荷が相殺され、表示用読み出し線OLCDの信号電位は劣化しない。

請求項（抜粋）：

列方向に沿って配列された複数のメモリセルと、行方向に沿って延び、前記複数のメモリセルの中から任意の2つを非同期で選択可能な複数のワード線と、前記列方向に沿って延びて前記複数のメモリセルに共用され、選択された2つのメモリセルにそれぞれ接続される2対のビット線と、前記複数のメモリセルを列方向に沿って順次選択する複数の表示用ワード線と、前記列方向に沿って延びて前記複数のメモリセルに共用され、前記複数の表示用ワード線により順次選択される一つのメモリセルに接続される表示用読み出し線と、を有し、平面視にて、前記2対のビット線のいずれか一対の間に前記表示用読み出し線を配置したことを特徴とする表示用ドライバIC。

IPC (5件)：

G11C 11/41 ,  H01L 21/8244 ,  H01L 27/10 461 ,  H01L 27/11 ,  G09G 3/20 631

FI (5件)：

H01L 27/10 461 ,  G09G 3/20 631 Z ,  G11C 11/34 K ,  G11C 11/34 345 ,  H01L 27/10 381

Fターム (20件)：

5B015HH01 ,  5B015JJ11 ,  5B015KA28 ,  5B015KA38 ,  5B015NN01 ,  5B015PP02 ,  5C080AA10 ,  5C080BB05 ,  5C080DD09 ,  5C080DD12 ,  5C080FF11 ,  5C080GG12 ,  5C080JJ03 ,  5C080JJ04 ,  5C080JJ06 ,  5F083BS00 ,  5F083GA13 ,  5F083KA05 ,  5F083LA12 ,  5F083ZA30

引用特許：

審査官引用 (4件)

• 半導体メモリ回路
  公報種別：公開公報   出願番号：特願平5-164934   出願人：日本電気アイシーマイコンシステム株式会社
• 半導体記憶回路
  公報種別：公開公報   出願番号：特願平4-171946   出願人：新日本製鐵株式会社
• 表示装置の省電力化制御方式
  公報種別：公開公報   出願番号：特願平10-226289   出願人：アルプス電気株式会社
• 半導体装置
  公報種別：公開公報   出願番号：特願平8-171976   出願人：松下電子工業株式会社