特許

J-GLOBAL ID：200903007567487377

半導体装置の製造方法

発明者： 井尾 英治
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-057126
公開番号（公開出願番号）：特開2000-252449
出願日： 1999年03月04日
公開日（公表日）： 2000年09月14日
要約：

【要約】【課題】信頼性及び性能を悪化させること無くCMOSトランジスタとメモリセルトランジスタとを形成する。【解決手段】HTO膜23によってメモリセル領域を覆い、CMOSトランジスタのサイドウオールを形成すると共にCMOSトランジスタの拡散層領域35を露出させる工程と、チタンを堆積させる工程と、当該拡散領域とチタンとを反応させCMOSトランジスタのソース・ドレインにチタンシリサイド25を形成する工程とを備える。

請求項（抜粋）：

メモリセルトランジスタが形成されるメモリセル領域及びCMOSトランジスタが形成されるCMOSロジック領域を備える半導体基板と、前記メモリセル領域にメモリセルトランジスタ用ゲート電極を形成する工程と、前記メモリセル領域に前記メモリセルトランジスタ用ゲート電極をマスクとして拡散層を形成する第1の不純物注入工程と、前記CMOSロジック領域にCMOSトランジスタ用ゲート電極を形成する工程と、前記CMOSロジック領域に前記CMOSトランジスタ用ゲートをマスクとしてLightly Doped Drainを形成する第2の不純物注入工程と、前記メモリセル領域及び前記CMOSロジック領域を覆う絶縁膜を形成する絶縁膜形成工程と、前記CMOSロジック領域を除いて前記メモリセル領域を覆うマスク層を形成する工程と、前記マスク層に対応して前記絶縁膜を選択的にエッチングし前記CMOSトランジスタ用ゲートの側面にサイドウオールを形成する工程と、前記CMOSロジック領域に前記サイドウオールをマスクとして前記CMOSトランジスタの拡散層を形成する第3の不純物注入工程と、前記マスク層を除去した後全面に金属を堆積させる工程と、前記堆積された金属と、露出した前記CMOSトランジスタの拡散層とを反応させ金属シリサイドを形成する工程とを備えることを特徴とする半導体装置の製造方法。

IPC (9件)：

H01L 27/115 ,  H01L 21/28 301 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 21/8234 ,  H01L 27/088 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (5件)：

H01L 27/10 434 ,  H01L 21/28 301 T ,  H01L 27/04 C ,  H01L 27/08 102 D ,  H01L 29/78 371

Fターム (67件)：

4M104AA01 ,  4M104BB02 ,  4M104BB14 ,  4M104BB18 ,  4M104CC01 ,  4M104CC05 ,  4M104DD02 ,  4M104DD16 ,  4M104DD37 ,  4M104DD64 ,  4M104DD84 ,  4M104FF14 ,  4M104GG09 ,  4M104GG16 ,  4M104GG20 ,  4M104HH16 ,  5F001AA01 ,  5F001AA06 ,  5F001AA43 ,  5F001AB02 ,  5F001AB08 ,  5F001AD11 ,  5F001AD12 ,  5F001AD15 ,  5F001AD18 ,  5F001AG02 ,  5F001AG12 ,  5F038CA02 ,  5F038CA03 ,  5F038CA05 ,  5F038CD09 ,  5F038CD12 ,  5F038CD19 ,  5F038DF05 ,  5F038DF11 ,  5F038EZ13 ,  5F038EZ16 ,  5F048AB01 ,  5F048AB03 ,  5F048BA01 ,  5F048BB05 ,  5F048BB08 ,  5F048BC03 ,  5F048BC06 ,  5F048BE02 ,  5F048BE03 ,  5F048BF02 ,  5F048BF06 ,  5F048BG11 ,  5F048DA25 ,  5F083EP02 ,  5F083EP22 ,  5F083EP23 ,  5F083EP42 ,  5F083EP43 ,  5F083EP55 ,  5F083EP67 ,  5F083GA01 ,  5F083GA02 ,  5F083JA35 ,  5F083JA39 ,  5F083NA01 ,  5F083PR36 ,  5F083ZA04 ,  5F083ZA06 ,  5F083ZA07 ,  5F083ZA12

引用特許：

出願人引用 (4件)

• 不揮発性半導体記憶装置の製造方法
  公報種別：公開公報   出願番号：特願平4-025758   出願人：ソニー株式会社
• 不揮発性半導体記憶装置の製造方法
  公報種別：公開公報   出願番号：特願平3-360262   出願人：ソニー株式会社
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平3-168561   出願人：富士通株式会社
• 半導体記憶装置の製造方法
  公報種別：公開公報   出願番号：特願平7-289499   出願人：株式会社日立製作所