特許
J-GLOBAL ID:200903007704780664

半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 志賀 正武 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-140818
公開番号(公開出願番号):特開平11-345951
出願日: 1999年05月20日
公開日(公表日): 1999年12月14日
要約:
【要約】【課題】 半導体装置の短チャンネル効果とホットキャリア効果を防止できるため向上された特性を有する半導体装置の製造方法を提供する。【解決手段】 半導体基板上に素子隔離領域を形成する段階と、第1ゲート電極102a、第2ゲート電極102b及び第3ゲート電極102cを形成する段階と、第2ゲート電極102b及び前記第3ゲート電極102cの両側の半導体基板上に低濃度不純物イオンを注入して第1導電型の第1不純物注入層104b,104cを形成する段階と、電極の両側壁に第1スペーサ106を形成する段階と、第1導電型の第2不純物注入層108aを形成する段階と、第2導電型の第3不純物注入層110cを形成する段階と、スペーサ形成用絶縁膜112を形成する段階と、第4不純物注入層114bを形成する段階と、第5不純物注入層116cを形成する段階とを含むことを特徴とする。
請求項(抜粋):
セルアレー領域と周辺回路領域を定義するため半導体基板上に素子隔離領域を形成する段階と、前記セルアレー領域の半導体基板上に第1ゲート電極、周辺回路領域の半導体基板上に第2ゲート電極及び第3ゲート電極を形成する段階と、前記第2ゲート電極及び前記第3ゲート電極をマスクとして用いし、前記第2ゲート電極及び前記第3ゲート電極の両側の半導体基板上に低濃度不純物イオンを注入して第1導電型の第1不純物注入層を形成する段階と、前記第1ゲート電極、第2ゲート電極及び第3ゲート電極の両側壁に第1スペーサを形成する段階と、前記第1ゲート電極及び第1スペーサをマスクとして用いて前記第1ゲート電極の第1スペーサ両側の半導体基板上に低濃度不純物イオンを注入して第1導電型の第2不純物注入層を形成する段階と、前記第3ゲート電極及び第3ゲート電極の第1スペーサをマスクとして用いて前記第3ゲート電極の第1スペーサ両側の半導体基板上に低濃度不純物イオンを注入して第2導電型の第3不純物注入層を形成する段階と、前記第1、第2及び第3ゲート電極を含んで前記半導体基板上にスペーサ形成用絶縁膜を形成する段階と、前記周辺回路領域の前記スペーサ形成用絶縁膜をエッチングして前記第2ゲート電極及び第3ゲート電極の両側壁の第1スペーサ上に第2スペーサを形成する段階と、前記第2ゲート電極及びその第1及び第2スペーサをマスクとして用い、前記第2ゲート電極の第1及び第2スペーサ両側の半導体基板上に高濃度不純物イオンを注入して第1導電型の第4不純物注入層を形成する段階と、前記第3ゲート電極及び第3ゲート電極の第1及び第2スペーサをマスクとして用い、前記第3ゲート電極の第2スペーサ両側の高濃度第2導電型第5不純物イオンを注入して第2導電型の第5不純物注入層を形成する段階とを含む半導体装置の製造方法。
IPC (4件):
H01L 27/108 ,  H01L 21/8242 ,  H01L 21/8238 ,  H01L 27/092
FI (2件):
H01L 27/10 681 F ,  H01L 27/08 321 E
引用特許:
審査官引用 (11件)
全件表示

前のページに戻る