半導体装置の製造方法

発明者： ,
出願人/特許権者：
代理人 (1件)：岡本啓三
公報種別：公開公報
出願番号（国際出願番号）：特願平10-066888
公開番号（公開出願番号）：特開平11-265994
出願日： 1998年03月17日
公開日（公表日）： 1999年09月28日
要約：

【要約】【課題】トレンチ型の素子分離構造によって半導体素子間を分離する構造を有する半導体装置の製造方法に関し、素子の高集積化を目的とする。【解決手段】素子分離用溝の上とゲート絶縁膜の上を通るフローティングゲート、中間絶縁膜及びコントロールゲートを含む帯状パターンを間隔をおいて複数形成し、複数の帯状パターンに重ならない半導体基板に不純物導入層を形成し、複数の帯状パターンと不純物導入層を覆う層間絶縁膜を形成し、複数の前記素子分離用溝と複数の帯状パターンによって四方が囲まれる不純物導入層とその周囲を露出する開口を層間絶縁膜に形成し、開口内と層間絶縁膜上に絶縁膜を形成し、絶縁膜を異方性エッチングすることにより開口の内周面と帯状パターンの側部にサイドウォールを形成するとともにサイドウォールに囲まれたコンタクトホールを形成する工程を含む。

請求項（抜粋）：

半導体基板に素子分離用溝を複数形成する工程と、前記素子分離用溝の中に絶縁材を充填する工程と、前記素子分離用溝内を囲む領域の前記半導体基板の表面にゲート絶縁膜を形成する工程と、前記素子分離用溝の上と前記ゲート絶縁膜の上を通るフローティングゲート、中間絶縁膜及びコントロールゲートを含む帯状パターンを間隔をおいて複数本形成する工程と、前記素子分離用溝を囲む領域の前記半導体基板に、複数の前記帯状パターンをマスクにして不純物を導入して不純物導入層を形成する工程と、複数の前記帯状パターンと前記不純物導入層を覆う層間絶縁膜を形成する工程と、マスクを使用して前記層間絶縁膜を部分的にエッチングすることによって、複数の前記素子分離用溝と複数の前記帯状パターンによって四方が囲まれ領域の前記不純物導入層とその周囲を露出する開口を前記層間絶縁膜に形成する工程と、前記開口内と前記層間絶縁膜上に絶縁膜を形成する工程と、前記絶縁膜をエッチングすることにより、前記絶縁膜を前記開口の内周面と前記帯状パターンの側部にサイドウォールとして残すとともに、該サイドウォールに囲まれたコンタクトホールを前記開口内に形成する工程と、前記層間絶縁膜の上に配線を形成するとともに、該配線を前記コンタクトホールを通して電気的に接続する工程とを有することを特徴とする半導体装置の製造方法。

IPC (5件)：

H01L 27/115 , H01L 21/762 , H01L 21/8247 , H01L 29/788 , H01L 29/792

FI (3件)：

H01L 27/10 434 , H01L 21/76 D , H01L 29/78 371

引用特許：

審査官引用 (10件)

特開平4-097568
半導体記憶装置
公報種別：公開公報出願番号：特願平5-123811 出願人：株式会社日立製作所
特開平3-153085

全件表示

前のページに戻る