特許

J-GLOBAL ID：200903007944876740

MIS型半導体装置及びその製造方法

発明者： 藤井 宏基
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 西村 征生
公報種別：公開公報
出願番号（国際出願番号）：特願平10-343457
公開番号（公開出願番号）：特開2000-174267
出願日： 1998年12月02日
公開日（公表日）： 2000年06月23日
要約：

【要約】【課題】 LDD構造の形成領域を制限して半導体基板の占有面積の増加を防止する。【解決手段】 開示されているMIS型半導体装置は、P型ウエル領域2内に選択的にN型ドレイン領域3及びソース領域4が形成され、N型ドレイン領域3は、不純物濃度が1×1019〜1×1020/cm3の高不純物濃度領域(N+領域)3Aと、この高不純物濃度領域3Aの周囲に隣接して形成されて高不純物濃度領域3Aよりも浅い不純物濃度が1×1017〜1×1018/cm3の低不純物濃度領域(N-領域)3Bとから構成されている。また、N型ソース領域4は、N型ドレイン領域3の両側に形成された不純物濃度が1×1019〜1×1020/cm3の高不純物濃度領域(N+領域)4Aのみから構成されている。

請求項（抜粋）：

第1導電型半導体領域内に選択的に第1の第2導電型半導体領域及び第2の第2導電型半導体領域が形成され、前記第1及び第2の第2導電型半導体領域間に絶縁型ゲートが形成されてなるMIS型半導体装置であって、前記第1の第2導電型半導体領域は、高不純物濃度領域と該高不純物濃度領域の周囲に隣接して形成されて該高不純物濃度領域よりも浅い低不純物濃度領域とからなる一方、前記第2の第2導電型半導体領域は、前記第1の第2導電型半導体領域の両側に形成された高不純物濃度領域のみからなり、前記絶縁型ゲートは、ゲート絶縁膜を介して形成された無端環状の導電層からなることを特徴とするMIS型半導体装置。

IPC (2件)：

H01L 29/78 ,  H01L 21/336

FI (2件)：

H01L 29/78 301 P ,  H01L 29/78 301 S

Fターム (12件)：

5F040DC01 ,  5F040EC07 ,  5F040ED01 ,  5F040EF02 ,  5F040EF18 ,  5F040EL01 ,  5F040EL03 ,  5F040EL04 ,  5F040FA03 ,  5F040FA05 ,  5F040FA07 ,  5F040FC19

引用特許：

審査官引用 (4件)

• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願平6-048915   出願人：三菱電機株式会社
• 特開昭60-182171
  
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平3-329360   出願人：富士通株式会社
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平8-161776   出願人：株式会社東芝