特許
J-GLOBAL ID：200903008370693672

基板検査装置及び検査方法

発明者：
北村 由紀

北村 由紀 について

, 
梅谷 真也

梅谷 真也 について

, 
川西 努

川西 努 について

, 
西田 臣一

西田 臣一 について


出願人/特許権者：
テクノス株式会社

テクノス株式会社 について


代理人 (3件)： 鎌田 文二 ,  東尾 正博 ,  鳥居 和久
公報種別：公開公報
出願番号（国際出願番号）：特願2004-038330
公開番号（公開出願番号）：特開2005-227217
出願日： 2004年02月16日
公開日（公表日）： 2005年08月25日
要約：
【課題】基板へのICチップの実装状態の検査を、客観的基準に基づいて短時間で実施する。【解決手段】表面にICチップ2を実装したガラス基板1の裏面の画像データを微分干渉顕微鏡10により取得して微分処理し、その画像データに、基板1のパネル電極4のパターン等マスタデータをマッチングして、前記画像データにおけるバンプ領域Aを位置決めし、その位置決めしたバンプ領域Aをもとに検査領域Cを特定し、さらに、その検査領域Cを分割する。前記検査領域内の画像輝度の標準偏差から圧痕レベルの検出を行い、二値化画像データによる白部分の面積と形状から圧痕数を算出し、パネル電極に形成した圧痕の強弱、数、位置ずれ、異物混入等を判定する。圧痕レベルが、画像輝度に現れ、その画像輝度は数値化されるので、決められた検査領域内の圧痕レベルを数値により検出でき、ICチップ2の実装状態の良否を素早く客観的に評価できる。【選択図】図1
請求項（抜粋）：
透明基板1上のパネル電極4に、導電粒子6を含む異方性導電材料3を介在して、ICチップ2を、そのICチップ2上のチップ電極5を前記パネル電極4に重ねて載せて、前記基板1とICチップ2を圧接することにより、前記ICチップ2のチップ電極5上のバンプ7で、前記異方性導電材料3を圧縮して導電性を発揮させるとともに、前記パネル電極4に圧痕8を生じさせ、その圧痕8部分の前記異方性導電材料3の導電性により、前記チップ電極5をパネル電極4に接続して、前記透明基板1にICチップ2を実装した基板1の前記ICチップ2の実装状態を検査する装置において、 前記基板1裏面からの前記ICチップ2の実装部分の画像データを、微分干渉顕微鏡10により取得し、前記画像データにおける検査領域Cを特定し、前記検査領域C内の画像輝度に基づいて、パネル電極4に形成された圧痕8の圧痕レベル又は圧痕数を検出し、その圧痕レベル又は圧痕数を基準値と比較して、前記ICチップ2の実装状態を判定することを特徴とする基板検査装置。
IPC (2件)：
G01N21/956 ,  H05K13/08
FI (2件)：
G01N21/956 B ,  H05K13/08 U
Fターム (10件)：
2G051AA51 ,  2G051AA62 ,  2G051AB14 ,  2G051CA04 ,  2G051CB01 ,  2G051DA07 ,  2G051DA08 ,  2G051EA11 ,  2G051EB01 ,  2G051ED04
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM