特許
J-GLOBAL ID:200903008481086040
半導体装置の製造方法、及び半導体装置
発明者:
,
,
,
出願人/特許権者:
,
代理人 (1件):
鈴江 武彦 (外6名)
公報種別:公開公報
出願番号(国際出願番号):特願2001-217226
公開番号(公開出願番号):特開2003-031689
出願日: 2001年07月17日
公開日(公表日): 2003年01月31日
要約:
【要約】【課題】円筒状電極の側壁の厚膜化を防止すると共に、下層の絶縁膜をエッチングするおそれがない半導体装置の製造方法を提供すること。【解決手段】半導体基板101上に、導電体膜109を1層以上含むと共に、最上層に絶縁膜110が形成された犠牲層を形成する工程と、前記犠牲層に電解めっき法の鋳型となる空洞111を形成する工程と、前記導電体膜109をシード層として利用する電解めっき法により、前記空洞111の表面に、金属膜112a,bを成長させ、円筒状の電極を形成する工程と、前記犠牲層109,110を剥離して前記円筒状の電極を露出させる工程とを含むことを特徴とする。
請求項(抜粋):
半導体基板上に、導電体膜を1層以上含むと共に、最上層に絶縁膜が形成された犠牲層を形成する工程と、前記犠牲層に電解めっき法の鋳型となる空洞を形成する工程と、前記導電体膜をシード層として利用する電解めっき法により、前記空洞の表面に、金属膜を成長させ、円筒状の電極を形成する工程と、前記犠牲層を剥離して前記円筒状の電極を露出させる工程とを含むことを特徴とする半導体装置の製造方法。
IPC (6件):
H01L 21/8242
, H01L 21/288
, H01L 21/768
, H01L 21/822
, H01L 27/04
, H01L 27/108
FI (5件):
H01L 21/288 E
, H01L 27/10 621 C
, H01L 27/04 C
, H01L 27/10 651
, H01L 21/90 C
Fターム (52件):
4M104AA01
, 4M104BB01
, 4M104BB04
, 4M104BB40
, 4M104DD19
, 4M104DD52
, 4M104FF13
, 4M104FF14
, 4M104GG16
, 5F033HH04
, 5F033HH07
, 5F033HH08
, 5F033HH18
, 5F033HH19
, 5F033HH28
, 5F033HH33
, 5F033JJ04
, 5F033JJ32
, 5F033JJ34
, 5F033KK01
, 5F033LL04
, 5F033MM05
, 5F033MM07
, 5F033NN06
, 5F033NN07
, 5F033PP15
, 5F033PP27
, 5F033QQ09
, 5F033QQ37
, 5F033QQ48
, 5F033RR15
, 5F033SS11
, 5F033VV10
, 5F033VV16
, 5F038AC10
, 5F038AC17
, 5F038EZ20
, 5F083AD24
, 5F083JA02
, 5F083JA06
, 5F083JA17
, 5F083JA38
, 5F083JA39
, 5F083JA40
, 5F083JA43
, 5F083JA53
, 5F083MA06
, 5F083MA17
, 5F083NA01
, 5F083PR00
, 5F083PR39
, 5F083PR40
引用特許:
前のページに戻る