特許
J-GLOBAL ID:200903008615317426
半導体装置
発明者:
,
,
出願人/特許権者:
代理人 (2件):
和泉 良彦
, 小林 茂
公報種別:公開公報
出願番号(国際出願番号):特願2004-249720
公開番号(公開出願番号):特開2006-066770
出願日: 2004年08月30日
公開日(公表日): 2006年03月09日
要約:
【課題】素子サイズの削減が可能な半導体装置を提供すること。【解決手段】N+型炭化珪素から構成される基板領域1上に形成した炭化珪素半導体基体内において、N-型のドレイン領域2がP型のベース領域3を介してN+型のソース領域4と接し、ドレイン領域2およびソース領域4に絶縁膜5を介して接するゲート電極6と、ドレイン領域2に基板領域1を介して接続するドレイン電極8と、ソース領域4に接続するソース電極7とが設けられ、ソース電極4に接続されドレイン領域2とショットキー接合100を形成するショットキー接合領域9が設けられ、ソース電極7からベース領域3を介してドレイン領域2に流れる電流を阻止するショットキー接合120がソース電極7とベース領域3との間に設けられていることを特徴とする半導体装置を構成する。【選択図】 図1
請求項(抜粋):
半導体基体内において第一導電型のドレイン領域が第二導電型のベース領域を介してソース領域と接し、少なくとも前記ドレイン領域およびソース領域に絶縁膜を介して接するゲート電極と、前記ドレイン領域に接続するドレイン電極と、前記ソース領域に接続するソース電極とが設けられ、前記ソース電極に接続され前記ドレイン領域とショットキー接合を形成するショットキー接合領域が設けられ、前記ソース電極から前記ベース領域を介して前記ドレイン領域に流れる電流を阻止する整流性接合が前記ソース電極と前記ベース領域との間に形成されていることを特徴とする半導体装置。
IPC (6件):
H01L 27/04
, H01L 29/78
, H01L 29/12
, H01L 21/28
, H01L 29/872
, H01L 29/47
FI (6件):
H01L29/78 657D
, H01L29/78 652M
, H01L29/78 652T
, H01L21/28 301B
, H01L29/48 D
, H01L29/48 F
Fターム (13件):
4M104AA00
, 4M104AA01
, 4M104AA03
, 4M104AA04
, 4M104AA07
, 4M104BB01
, 4M104BB05
, 4M104CC01
, 4M104CC03
, 4M104CC05
, 4M104GG02
, 4M104GG09
, 4M104GG18
引用特許:
出願人引用 (1件)
審査官引用 (8件)
全件表示
前のページに戻る