特許
J-GLOBAL ID：200903009020517061
メモリシステム
発明者：
出願人/特許権者：
代理人 (1件)：
山本 秀策
公報種別：公開公報
出願番号（国際出願番号）：特願平10-287128
公開番号（公開出願番号）：特開平11-242629
出願日： 1998年10月08日
公開日（公表日）： 1999年09月07日
要約：
【要約】【課題】 性能の悪いメモリセルが含まれていても、その性能の最悪のメモリセルに影響を受けずに高速アクセスを可能とする。【解決手段】 メモリシステムは、複数のメモリ領域R1〜R4を含み、同一の原理に基づいて動作するメモリ2と、メモリ2のアドレス空間AS1〜AS4と複数のメモリ領域R1〜R4との間の対応関係に基づいて、論理アドレスを物理アドレスに変換するアドレス変換制御回路1とを備え、前記対応関係は、メモリ2の性能に関する固有条件に基づいて規定されている。
請求項（抜粋）：
複数のメモリ領域を含み、同一の原理に基づいて動作する記憶手段と、前記記憶手段のアドレス空間と前記複数のメモリ領域との間の対応関係に基づいて、論理アドレスを物理アドレスに変換するアドレス変換手段とを備え、前記対応関係は、前記記憶手段の性能に関する固有条件に基づいて規定されている、メモリシステム。
IPC (4件)：
G06F 12/02 570
, G06F 12/06 515
, G11C 7/00 311
, G11C 8/00 311
G06F 12/02 570 A
, G06F 12/06 515 H
, G11C 7/00 311 A
, G11C 8/00 311 Z
