特許
J-GLOBAL ID：200903009122902296
同種のメモリを分割しかつ所定のメモリ・レンジへのインストール済みアプリケーションのアクセスを制限するためのメモリ管理方法及び装置
発明者：
出願人/特許権者：
代理人 (1件)：
稲葉 良幸 (外2名)
公報種別：公表公報
出願番号（国際出願番号）：特願2001-532399
公開番号（公開出願番号）：特表2003-523554
出願日： 2000年10月18日
公開日（公表日）： 2003年08月05日
要約：
【要約】スマート・カードのような、シングル・チップ・データ処理回路に対するメモリ管理装置を開示する。メモリ管理装置は、(i)メモリ・デバイスの様々な領域に対して異質のメモリ特性を達成するために同質のメモリ・デバイスを分割し、かつ(ii)所定のメモリ・レンジへのマイクロプロセッサ・コアで実行されているインストール済みアプリケーションのアクセスを制限する。メモリ管理装置は、処理回路に対して二つのオペレーティング・モードを供給する。セキュア・カーネル・モードでは、プログラマは、ハードウェア制御を含んでいるデバイスの全てのリソースをアクセスすることができる。アプリケーション・モードでは、メモリ管理装置は、ソフトウェア・クリエータによって用いられた仮想メモリ・アドレスをインストール中にセキュア・カーネル・モードでオペレーティングシステムによってアプリケーションに割り当てられた物理的アドレスにトランスレートする。メモリ管理装置は、限界レジスタを用いてメモリ・アドレス検査を実現しかつオフセット・レジスタを用いて仮想アドレスを絶対メモリ・アドレスにトランスレートする。メモリ管理装置は、実行アプリケーションが指定メモリ場所だけをアクセスするということを確保するためにアプリケーション表からの適当な値を限界及びオフセット・レジスタにロードする。また、メモリ管理装置は、揮発性、不揮発性及びプログラム記憶域(ROM)メモリ・セグメントのような、複数のメモリ技術に通常関連付けられる異種メモリ特性を達成するためにFERAMメモリ・デバイスのような、同種のメモリ・デバイスを分割することもできる。一度分割したならば、メモリ管理装置は、各異種メモリ・タイプに対して適当な対応メモリ特性を強制する。
請求項（抜粋）：
シングル・チップ・データ処理回路であって、 複数のアプリケーションを実行するためのプロセッサと、 メモリ・デバイスと、 前記対応するメモリ・アドレスによってバウンドされた所定のメモリ・レンジへの前記アプリケーションの各々のアクセスを制限するために前記メモリ・デバイスにメモリ・アドレスを記憶するための少なくとも一つのレジスタを含んでいるメモリ管理装置と、を備えるシングル・チップ・データ処理回路。
IPC (3件)：
G06F 12/14 310
, G06F 12/06 515
, G06K 19/07
G06F 12/14 310 A
, G06F 12/06 515 K
, G06K 19/00 N
5B017AA02
, 5B017BA01
, 5B017CA14
, 5B035AA13
, 5B035BB09
, 5B035BC00
, 5B035CA11
, 5B035CA38
, 5B060MM02
, 5B060MM11
