特許
J-GLOBAL ID：200903009253023611

半導体記憶装置

発明者：
大原 一晃

大原 一晃 について

, 
橘川 五郎

橘川 五郎 について


出願人/特許権者：
株式会社日立製作所

株式会社日立製作所 について


代理人 (1件)： 徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願平10-029265
公開番号（公開出願番号）：特開平11-213667
出願日： 1998年01月27日
公開日（公表日）： 1999年08月06日
要約：
【要約】 (修正有)【課題】 共通の内部回路を用いつつ動作電源範囲を低い方に拡大させ、簡単な構成で動作電源に対応して合理的な電流供給能力を持つようにする。【解決手段】 外部端子から供給された電源電圧を降圧して第1内部電圧を形成する第1内部降圧回路と、上記第1内部電圧より絶対値的に大きな電圧値にされた第2内部電圧を形成する第2内部降圧回路とを設け、上記外部電源電圧を第2内部電圧より絶対値的に大きな電圧値とする第1電源版の場合、メモリアレイ部には第1内部電圧を供給し、入力回路及び周辺回路には第2内部電圧を供給し、出力回路には上記電源電圧を供給する。また上記外部電源電圧を上記第2内部電圧と等しい電圧値とする第2電源版の場合、上記メモリアレイ部には、第1内部電圧を供給し、上記入力回路および周辺回路は、第2内部降圧回路の出力から切り離されて上記電源電圧に接続される。
請求項（抜粋）：
入力回路及び周辺回路と、マトリックス配置されたメモリセルを含むメモリアレイ部と、出力回路と外部端子から供給された電源電圧を降圧して第1内部電圧を形成する第1内部降圧回路と、外部端子から供給された電源電圧を降圧し、かつ上記第1内部電圧より絶対値的に大きな電圧値にされた第2内部電圧を形成する第2内部降圧回路とを備え、上記外部端子から供給された電源電圧を上記第2内部電圧より絶対値的に大きな電圧値にされた第1電源版として動作させるときには、上記メモリアレイ部には、上記第1内部降圧回路で形成された第1内部電圧を供給し、上記入力回路及び周辺回路には、上記第2内部降圧回路で形成された第2内部電圧を供給し、上記出力回路には、上記電源電圧を供給し、上記外部端子から供給された電源電圧を上記第2内部電圧と等しい電圧値に設定された第2電源版として動作させるときには、上記メモリアレイ部には、上記第1内部降圧回路で形成された第1内部電圧を供給し、上記第2内部降圧回路の出力を上記入力回路及び周辺回路から切り離すととともに、かかる入力回路及び周辺回路と出力回路には、上記電源電圧を供給するようにしてなることを特徴とする半導体記憶装置。
IPC (2件)：
G11C 11/407 ,  G11C 11/413
FI (2件)：
G11C 11/34 354 F ,  G11C 11/34 335 A
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM