特許

J-GLOBAL ID：200903009254062459

半導体記憶装置

発明者： 河合 鉱一 ,  今宮 賢一 ,  中村 寛 ,  細野 浩司
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-206923
公開番号（公開出願番号）：特開2003-022681
出願日： 2001年07月06日
公開日（公表日）： 2003年01月24日
要約：

【要約】【課題】一括で書き込むデータが複数のメモリセルアレイにまたがっている場合に、アレイ毎にベリファイ読み出しデータを判定し、書き込みが終了したメモリセルアレイに対して書き込み電圧を出力しないようにする。【解決手段】複数のメモリセルMCを有し、複数のメモリセルが複数のワード線WLに接続された複数のメモリセルアレイ21と、複数のメモリセルアレイに接続され、対応するメモリセルアレイの複数のワード線を選択駆動する複数のワード線駆動回路23と、複数のメモリセルアレイに接続され、対応するメモリセルアレイの複数のメモリセルに予め書き込まれたデータのベリファイ読み出しを行い、このベリファイ読み出し結果に基づいて対応するワード線駆動回路におけるワード線の選択駆動動作を制御する複数のビット線制御回路22とを具備したことを特徴とする。

請求項（抜粋）：

それぞれ複数のメモリセルを有し、これら複数のメモリセルが複数のワード線に接続された複数のメモリセルアレイと、上記複数のメモリセルアレイに接続され、対応するメモリセルアレイの上記複数のワード線を選択駆動する複数のワード線駆動回路と、上記複数のメモリセルアレイに接続され、対応するメモリセルアレイの上記複数のメモリセルに予め書き込まれたデータのベリファイ読み出しを行い、このベリファイ読み出し結果に基づいて対応するワード線駆動回路におけるワード線の選択駆動動作を制御する複数の制御回路とを具備したことを特徴とする半導体記憶装置。

IPC (2件)：

G11C 16/02 ,  G11C 16/06

FI (4件)：

G11C 17/00 611 A ,  G11C 17/00 636 A ,  G11C 17/00 636 B ,  G11C 17/00 633 D

Fターム (5件)：

5B025AC01 ,  5B025AD01 ,  5B025AD04 ,  5B025AD05 ,  5B025AE00

引用特許：

審査官引用 (4件)

• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平11-256183   出願人：株式会社日立製作所, 株式会社日立超エル・エス・アイ・システムズ
• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平8-336529   出願人：株式会社東芝
• 不揮発性半導体記憶装置
  公報種別：公開公報   出願番号：特願平9-343069   出願人：株式会社東芝
• 不揮発性半導体記憶装置
  公報種別：公開公報   出願番号：特願平4-150916   出願人：株式会社東芝