特許
J-GLOBAL ID:200903009271303281
半導体装置
発明者:
出願人/特許権者:
代理人 (3件):
吉田 茂明
, 吉竹 英俊
, 有田 貴弘
公報種別:公開公報
出願番号(国際出願番号):特願2004-016663
公開番号(公開出願番号):特開2005-209983
出願日: 2004年01月26日
公開日(公表日): 2005年08月04日
要約:
【課題】半導体装置内の電界集中を緩和し、高耐圧化を図る。【解決手段】n-層110の一側にはMOSFETのチャネル領域となるpウェル111が、他側にはn+ドレイン領域118が形成される。n-層110の上方には、第1絶縁膜LAを介して複数の第1フローティングフィールドプレートFAが形成される。その上には第2絶縁膜LBを介して、複数の第2フローティングフィールドプレートFBが形成される。第1絶縁膜LAの厚さをa、第1フローティングフィールドプレートFAと第2フローティングフィールドプレートFBとの間における第2絶縁膜LBの厚さ方向の距離をbとしたとき、a>bである。【選択図】図6
請求項(抜粋):
第1導電型の第1半導体領域と、
前記第1半導体領域を挟むように形成された第2導電型の第2半導体領域および前記第1半導体領域よりも不純物濃度が高い第1導電型の第3半導体領域と、
前記第1半導体領域上に形成された第1絶縁膜と、
前記第1絶縁膜上に形成され、前記第1半導体領域上方に、前記第3半導体領域から前記第2半導体領域へ向かう第1方向に並べて配設された複数個の第1フローティングフィールドプレートと、
前記第1フローティングフィールドプレート上に形成された第2絶縁膜と、
前記第2絶縁膜上に形成され、前記第1半導体領域上方に、前記第1方向に並べて配設された複数個の第2フローティングフィールドプレートとを備える半導体装置であって、
前記第1絶縁膜の厚さをaとし、前記第1フローティングフィールドプレートと前記第2フローティングフィールドプレートとの間の前記厚さの方向である第2方向の距離をbとしたとき、
a>bである
ことを特徴とする半導体装置。
IPC (3件):
H01L29/78
, H01L29/06
, H01L29/861
FI (5件):
H01L29/78 301W
, H01L29/78 652P
, H01L29/78 655F
, H01L29/06 301F
, H01L29/91 D
Fターム (16件):
5F140AA25
, 5F140AB01
, 5F140AB03
, 5F140AB09
, 5F140AC21
, 5F140AC22
, 5F140AC23
, 5F140AC24
, 5F140BA01
, 5F140BD19
, 5F140BF44
, 5F140BH43
, 5F140BH47
, 5F140BH50
, 5F140CB08
, 5F140CD08
引用特許:
出願人引用 (2件)
審査官引用 (5件)
-
特開昭56-169369
-
半導体装置
公報種別:公開公報
出願番号:特願2001-159175
出願人:富士電機株式会社
-
高耐圧半導体装置
公報種別:公開公報
出願番号:特願平10-199521
出願人:株式会社東芝
全件表示
前のページに戻る