特許
J-GLOBAL ID：200903044554866010

半導体装置

発明者：
蛭田 玲子

蛭田 玲子 について

, 
藤島 直人

藤島 直人 について

, 
寺西 秀明

寺西 秀明 について

, 
多田 元

多田 元 について

, 
斎藤 俊

斎藤 俊 について


出願人/特許権者：
富士電機株式会社

富士電機株式会社 について


代理人 (1件)： 篠部 正治
公報種別：公開公報
出願番号（国際出願番号）：特願2001-159175
公開番号（公開出願番号）：特開2002-353444
出願日： 2001年05月28日
公開日（公表日）： 2002年12月06日
要約：
【要約】【課題】腐食を防止し、経時的な耐圧低下とオン電流低下を抑制し、前記の要求寿命を満足する、高い信頼性のパッシベーション膜を有する半導体装置を提供すること。【解決手段】高耐圧横形MISFET素子を形成した半導体装置において、フィールドプレートFP2、FP3上を被覆するSiN系絶縁膜のパッシベーション膜14の膜厚Tpを1.5μmから4μmとすることで、フィールドプレートの腐食を防止し、耐圧低下とオン電流低下を抑制し、要求寿命である10万時間を満足する半導体装置とする。
請求項（抜粋）：
第1導電型基板の主面側に形成された第1導電型のチャネル領域と、このチャネル領域内の主面側に形成された第2導電型のソース領域と、前記第1導電型基板の主面側で前記チャネル領域から第2導電型のドレイン・ドリフト領域を介して離隔した第2導電型のドレイン領域と、前記ドレイン領域に導電接続するドレイン電極層と、前記チャネル領域をゲート絶縁膜を介してバックゲートとすると共に、前記ドレイン・ドリフト領域の主面上に形成された第1の絶縁膜上でドレイン側に向けて張り出てなるゲート電極層と、前記チャネル領域及び前記ソース領域に導電接続するソース電極層と、前記第1の絶縁膜上と前記ソース領域上と前記ドレイン領域上とを被覆する層間絶縁膜と、該層間絶縁膜上と前記ソース電極層上と前記ドレイン電極上とを被覆する保護膜と、該保護膜上を被覆する樹脂被覆層とを備えた高耐圧横型MISFET素子を有する半導体装置であって、前記保護膜が、SiN系絶縁膜で形成され、層間絶縁膜直上の前記保護膜の膜厚が、1.5μm以上で、4μm以下であることを特徴とする半導体装置。
IPC (2件)：
H01L 29/78 ,  H01L 29/06 301
FI (4件)：
H01L 29/06 301 F ,  H01L 29/78 301 N ,  H01L 29/78 301 W ,  H01L 29/78 301 X
Fターム (17件)：
5F140AA00 ,  5F140AA24 ,  5F140AA25 ,  5F140AA30 ,  5F140BA01 ,  5F140BD18 ,  5F140BF42 ,  5F140BH13 ,  5F140BH15 ,  5F140BH17 ,  5F140BH30 ,  5F140BH41 ,  5F140BH49 ,  5F140CC01 ,  5F140CC08 ,  5F140CC13 ,  5F140CD09
引用特許：
審査官引用 (11件)
  • 強い電界に対する保護構造を備えた集積装置
    公報種別：公開公報   出願番号：特願平7-290092   出願人：エスジーエス-トムソンマイクロエレクトロニクスエッセエッレエーレ
  • 半導体装置
    公報種別：公開公報   出願番号：特願平10-009575   出願人：三洋電機株式会社
  • 横型MOSトランジスタ
    公報種別：公開公報   出願番号：特願平10-165233   出願人：株式会社デンソー
全件表示

前のページに戻る

TOP

BOTTOM