特許
J-GLOBAL ID：200903009361535688

多層配線層を有する半導体装置およびその製造方法

発明者：
宮本 浩二

宮本 浩二 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (6件)： 鈴江 武彦 ,  河野 哲 ,  中村 誠 ,  蔵田 昌俊 ,  村松 貞男 ,  橋本 良郎
公報種別：公開公報
出願番号（国際出願番号）：特願2003-022394
公開番号（公開出願番号）：特開2004-235454
出願日： 2003年01月30日
公開日（公表日）： 2004年08月19日
要約：
【課題】多層配線層を有する半導体装置を製造する時間を短縮でき、且つ多層配線層の製造歩留まりを良好にすることができる半導体装置およびその製造方法を提供する。【解決手段】半導体基板10上に形成される第1の多層配線層領域101を下地として形成し、この下地の上に貼り合せられる上部構造体として第2の多層配線領域102および第3の多層配線領域103を夫々個別に形成し、上記第1の多層配線層領域101上に順次第2の多層配線層領域102、第3の多層配線層領域103が貼り合せにより一体として形成されて半導体装置が完成される。【選択図】 図1
請求項（抜粋）：
第1の貼り合せ面を有する少なくとも1つの下地配線層を基板上に有する下地を形成し、 第2の貼り合せ面を有する少なくとも1つの上部配線層を有する少なくとも1つの上部構造体を形成し、 前記第1、第2の貼り合せ面により前記上部構造体及び前記下地を所定の位置で貼り合せる、ことを特徴とする多層配線層を有する半導体装置の製造方法。
IPC (2件)：
H01L21/768 ,  H01L21/3205
FI (2件)：
H01L21/90 A ,  H01L21/88 M
Fターム (34件)：
5F033HH04 ,  5F033HH11 ,  5F033HH12 ,  5F033JJ01 ,  5F033JJ11 ,  5F033JJ12 ,  5F033KK01 ,  5F033KK11 ,  5F033KK12 ,  5F033LL04 ,  5F033MM01 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ25 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ58 ,  5F033QQ65 ,  5F033RR01 ,  5F033RR04 ,  5F033RR06 ,  5F033RR11 ,  5F033RR13 ,  5F033RR14 ,  5F033TT02 ,  5F033TT08 ,  5F033VV16 ,  5F033XX01 ,  5F033XX18
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM