特許
J-GLOBAL ID：200903009428311976

半導体装置

発明者：
太田 裕之

太田 裕之 について

, 
熊谷 幸博

熊谷 幸博 について

, 
安藤 敏夫

安藤 敏夫 について

, 
佐藤 英紀

佐藤 英紀 について

, 
清水 昭博

清水 昭博 について


出願人/特許権者：
株式会社日立製作所

株式会社日立製作所 について


代理人 (1件)： 作田 康夫
公報種別：公開公報
出願番号（国際出願番号）：特願2000-379786
公開番号（公開出願番号）：特開2002-176174
出願日： 2000年12月08日
公開日（公表日）： 2002年06月21日
要約：
【要約】【課題】トランジスタの微細化に対応するためにコールドウォール型の枚葉式熱CVD装置を用いてセルフ・アラインコンタクト用のシリコン窒化膜を成膜した場合においても、pチャネル型トランジスタのソース・ドレイン電流の減少を防ぎ、信頼性が高く、かつ高速な半導体装置を提供することにある。【解決手段】セルフ・アラインコンタクト用の窒化シリコン膜を成膜する場合に、サイドウォールをコールドウォール型の枚葉式熱CVD装置で形成し、CVD装置のチャンバの内壁温度を30°C以下にする。
請求項（抜粋）：
シリコン基板と、その表面に設けられたゲート酸化膜と、前記ゲート酸化膜に接して設けられたゲート電極膜と、前記ゲート電極膜の側面に設けられたサイドウォール膜と、前記ゲート電極膜とサイドウォール膜を内包するように設けられた窒化シリコン膜と、を有する半導体装置において、前記窒化シリコン膜が室温において850MPa以下の引張り応力を持つことを特徴とする半導体装置。
IPC (6件)：
H01L 29/78 ,  H01L 21/31 ,  H01L 21/318 ,  H01L 21/768 ,  H01L 21/8238 ,  H01L 27/092
FI (5件)：
H01L 21/31 B ,  H01L 21/318 B ,  H01L 29/78 301 N ,  H01L 21/90 C ,  H01L 27/08 321 F
Fターム (78件)：
5F033KK01 ,  5F033KK25 ,  5F033NN40 ,  5F033RR04 ,  5F033RR06 ,  5F033SS01 ,  5F033SS02 ,  5F033SS11 ,  5F033TT08 ,  5F033WW00 ,  5F033WW03 ,  5F033WW05 ,  5F040DB03 ,  5F040EC01 ,  5F040EC07 ,  5F040EC08 ,  5F040EC09 ,  5F040EC13 ,  5F040ED01 ,  5F040ED02 ,  5F040ED03 ,  5F040ED04 ,  5F040ED05 ,  5F040EH08 ,  5F040EJ09 ,  5F040EK05 ,  5F040EL06 ,  5F040FA05 ,  5F040FA07 ,  5F040FA10 ,  5F040FC15 ,  5F045AB33 ,  5F045AC01 ,  5F045AC12 ,  5F045AC15 ,  5F045AD11 ,  5F045AD12 ,  5F045AE25 ,  5F045AF03 ,  5F045BB02 ,  5F045BB08 ,  5F045BB15 ,  5F045DC65 ,  5F045DP03 ,  5F045EE12 ,  5F045EF05 ,  5F045EJ04 ,  5F045EK07 ,  5F045GB05 ,  5F045HA15 ,  5F048AA01 ,  5F048AA07 ,  5F048AC03 ,  5F048BA01 ,  5F048BB06 ,  5F048BB07 ,  5F048BB08 ,  5F048BB09 ,  5F048BB11 ,  5F048BB13 ,  5F048BC06 ,  5F048BF01 ,  5F048BF06 ,  5F048BF11 ,  5F048BF16 ,  5F048BG03 ,  5F048DA00 ,  5F048DA27 ,  5F048DA28 ,  5F048DA30 ,  5F058BC08 ,  5F058BF02 ,  5F058BF23 ,  5F058BF30 ,  5F058BG01 ,  5F058BG03 ,  5F058BH11 ,  5F058BH15
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM