特許

J-GLOBAL ID：200903009650415224

半導体装置の製造方法

発明者： 南部 英高 ,  曽田 栄一 ,  西沢 厚 ,  丸山 卓也 ,  渡嘉敷 健
出願人/特許権者： NECエレクトロニクス株式会社
代理人 (1件)： 鈴木 章夫
公報種別：公開公報
出願番号（国際出願番号）：特願2002-292208
公開番号（公開出願番号）：特開2004-128313
出願日： 2002年10月04日
公開日（公表日）： 2004年04月22日
要約：

【課題】低誘電率膜をエッチングする際に用いたレジストをアッシングする際の膜ダメージを抑制する一方で高いアッシングレートを得る方法を提供する。【解決手段】アッシング時におけるチャンバ内の電子密度を4.0 E10cm-3以下にすることで、低誘電率膜に対する膜ダメージを抑制することが可能になる。また、基板に印加するバイアスRF電力を50〜200Wの範囲内に制御し、ソースガスのガス圧力を532mPa(40mTorr)以下に制御し、基板温度を60°C以下に制御することで、さらなる膜ダメージの抑制が可能になる。低誘電率膜を用いたデバイスにおいても、膜ダメージを抑制した高いアッシングレートでのレジストのアッシングが実現できる。【選択図】 図4

請求項（抜粋）：

基板上に形成されている低誘電率の膜上に形成されたレジストをソースガスを用いたプラズマ法によりアッシングするに際し、前記ソースガス雰囲気中の電子密度を4.0 E10cm-3(4.0 ×1010cm-3)以下とすることを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L21/3065 ,  H01L21/027 ,  H01L21/768

FI (3件)：

H01L21/302 104H ,  H01L21/90 S ,  H01L21/30 572A

Fターム (42件)：

5F004AA06 ,  5F004BA09 ,  5F004BB13 ,  5F004BD01 ,  5F004CA02 ,  5F004CA03 ,  5F004CA04 ,  5F004CA06 ,  5F004DB26 ,  5F033HH11 ,  5F033JJ11 ,  5F033MM01 ,  5F033PP26 ,  5F033PP33 ,  5F033QQ02 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ11 ,  5F033QQ12 ,  5F033QQ13 ,  5F033QQ16 ,  5F033QQ21 ,  5F033QQ25 ,  5F033QQ26 ,  5F033QQ33 ,  5F033RR01 ,  5F033RR06 ,  5F033RR09 ,  5F033RR21 ,  5F033RR23 ,  5F033RR25 ,  5F033RR29 ,  5F033SS11 ,  5F033SS22 ,  5F033TT04 ,  5F033WW00 ,  5F033WW03 ,  5F033WW05 ,  5F033WW07 ,  5F033XX00 ,  5F033XX24 ,  5F046MA12

引用特許：

審査官引用 (3件)

• アッシング方法
  公報種別：公開公報   出願番号：特願2000-348477   出願人：シャープ株式会社
• プラズマ源及びプラズマ処理装置並びにプラズマ成膜 装置
  公報種別：公開公報   出願番号：特願平6-060133   出願人：東京エレクトロン株式会社
• 半導体集積回路装置の製造方法
  公報種別：公開公報   出願番号：特願2000-200986   出願人：株式会社日立製作所, 株式会社日立超エル・エス・アイ・システムズ