特許
J-GLOBAL ID：200903009682782830
MISトランジスタおよびその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
吉田 茂明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-021531
公開番号（公開出願番号）：特開平10-223889
出願日： 1997年02月04日
公開日（公表日）： 1998年08月21日
要約：
【要約】【課題】 ゲート電極とソース/ドレインが、それらの表面にシリサイドを形成することに起因して電気的に接続されることを防止するとともに、微細化に伴いシリサイドが相転移し難くなることに起因して、ゲート電極等の抵抗値が増加することを防止する。【解決手段】 サイドウォール15にゲート電極5に隣接する溝17を形成する。その後、ゲート電極5の表面にシリサイド18を形成する。
請求項（抜粋）：
ゲート絶縁膜を挟んでシリコン基板に対向し多結晶シリコンを含むゲート電極を形成するゲート電極形成工程と、前記ゲート電極の両側にサイドウォールを形成するサイドウォール形成工程と、前記ゲート電極の上部とソース/ドレイン層の上部に所望のシリサイドを形成するサリサイド工程とを備えるMISトランジスタの製造方法において、前記サイドウォール形成工程は、前記ゲート電極の前記両端のうちの少なくとも一方と、前記ゲート電極が露呈を許し前記一方に接する前記シリコン基板の表面を含む領域に第1の絶縁膜を堆積する工程と、前記第1の絶縁膜を介して前記一方および前記表面と対峙する第2の絶縁膜を堆積する工程と、前記第1および第2の絶縁膜をエッチバックすることにより2重構造の前記サイドウォールを形成する工程とを含み、前記サリサイド工程の前に、前記第2の絶縁膜をエッチング量よりも前記第1の絶縁膜を多くエッチングするエッチング工程をさらに備える、MISトランジスタの製造方法。
IPC (3件)：
H01L 29/78
, H01L 21/336
, H01L 21/28 301
H01L 29/78 301 P
, H01L 21/28 301 T
