特許
J-GLOBAL ID：200903009767907292

リダンダンシ制御回路、及びそれを用いた半導体記憶装置

発明者：
藤間 志郎

藤間 志郎 について


出願人/特許権者：
エルピーダメモリ株式会社

エルピーダメモリ株式会社 について


代理人 (1件)： 工藤 実
公報種別：公開公報
出願番号（国際出願番号）：特願2003-096353
公開番号（公開出願番号）：特開2004-303354
出願日： 2003年03月31日
公開日（公表日）： 2004年10月28日
要約：
【課題】本発明の目的は、プログラム素子をより確実に絶縁破壊することが可能なリダンダンシ制御回路、及びそれを用いた半導体記憶装置を提供することである。【解決手段】本発明のリダンダンシ制御回路は、電圧(SVT)が印加されて絶縁破壊されることにより、欠陥の位置を示す欠陥アドレスの情報がプログラムされる複数のプログラム素子を備えた回路である。欠陥アドレスに対応して絶縁破壊すべきアンチヒューズの数よりも少ない数のプログラム素子に対して同時に電圧(SVT)が印加される。【選択図】 図2
請求項（抜粋）：
欠陥の位置を示す欠陥アドレスの情報が、電圧が印加されて絶縁破壊されることによりプログラムされる複数のプログラム素子を備えたリダンダンシ制御回路であって、 前記欠陥アドレスに対応して絶縁破壊すべき前記プログラム素子の数よりも少ない数の前記プログラム素子に対して同時に前記電圧が印加される リダンダンシ制御回路。
IPC (2件)：
G11C29/00 ,  G11C11/401
FI (2件)：
G11C29/00 603L ,  G11C11/34 371D
Fターム (21件)：
5L106AA01 ,  5L106CC04 ,  5L106CC13 ,  5L106CC17 ,  5L106GG07 ,  5M024AA40 ,  5M024BB07 ,  5M024BB29 ,  5M024DD62 ,  5M024DD63 ,  5M024DD80 ,  5M024DD90 ,  5M024FF03 ,  5M024HH10 ,  5M024MM12 ,  5M024MM13 ,  5M024MM15 ,  5M024PP01 ,  5M024PP02 ,  5M024PP03 ,  5M024PP07
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM