特許

J-GLOBAL ID：200903082195408965

半導体集積回路装置

発明者： 長谷川 武裕
出願人/特許権者： 株式会社東芝
代理人 (1件)： 伊丹 勝
公報種別：公開公報
出願番号（国際出願番号）：特願2000-254151
公開番号（公開出願番号）：特開2002-074980
出願日： 2000年08月24日
公開日（公表日）： 2002年03月15日
要約：

【要約】【課題】 プログラムすべきヒューズアドレスを保持するための専用レジスタを用いることなく、効率的な電気的プログラム制御を可能としたヒューズ回路を備えた半導体集積回路装置を提供する。【解決手段】 ヒューズ回路1は、電気的プログラム可能なヒューズ10と、そのプログラムされたヒューズデータを保持するためのデータラッチ回路11とを有する。データラッチ回路11は、プログラムに先立ち、プリチャージ回路14により、ノードFUADDが“H”にプリチャージされ、更にプリセット回路12により、フェイルアドレスFAADDとラッチ信号LATCHpの論理によって、ヒューズ10がプログラムすべきものである場合に“H”がプリセットされる。プログラム選択回路13は、ノードFUADDを監視して、ヒューズ10のプログラムの可否を選択制御する。

請求項（抜粋）：

電気的にプログラムされるヒューズと、このヒューズのプログラムされた後のヒューズデータを保持するデータラッチ回路と、前記ヒューズのプログラムに先だって前記データラッチ回路にプログラムすべきデータをプリセットするデータプリセット回路と、前記データラッチ回路のデータ状態を監視して、前記ヒューズに対するプログラム動作の可否を選択するプログラム選択回路とを有することを特徴とする半導体集積回路装置。

IPC (6件)：

G11C 29/00 603 ,  G11C 29/00 ,  G11C 29/00 671 ,  H01L 21/82 ,  H01L 27/04 ,  H01L 21/822

FI (6件)：

G11C 29/00 603 L ,  G11C 29/00 603 J ,  G11C 29/00 603 K ,  G11C 29/00 671 B ,  H01L 21/82 R ,  H01L 27/04 P

Fターム (24件)：

5F038AV15 ,  5F038AV16 ,  5F038DF05 ,  5F038DF11 ,  5F038EZ20 ,  5F064BB13 ,  5F064BB14 ,  5F064BB15 ,  5F064CC12 ,  5F064FF02 ,  5F064FF14 ,  5F064FF27 ,  5F064FF46 ,  5L106AA01 ,  5L106AA02 ,  5L106AA10 ,  5L106CC04 ,  5L106CC13 ,  5L106CC14 ,  5L106CC17 ,  5L106CC22 ,  5L106DD00 ,  5L106DD21 ,  5L106EE02

引用特許：

審査官引用 (3件)

• アレイ組込み自己試験システム
  公報種別：公開公報   出願番号：特願平5-000102   出願人：インターナショナル・ビジネス・マシーンズ・コーポレイション
• 半導体不揮発性記憶装置
  公報種別：公開公報   出願番号：特願平5-198180   出願人：株式会社日立製作所
• コントローラ・大容量メモリ混載型半導体集積回路装置およびそのテスト方法およびその使用方法、並びに半導体集積回路装置およびそのテスト方法
  公報種別：公開公報   出願番号：特願平7-310619   出願人：株式会社東芝