特許
J-GLOBAL ID：200903010053720413

薄膜トランジスタアレイの製造方法と液晶表示装置の製造方法

発明者：
古田 守

古田 守 について

, 
吉岡 達男

吉岡 達男 について

, 
筒 博司

筒 博司 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (1件)： 宮井 暎夫
公報種別：公開公報
出願番号（国際出願番号）：特願2002-231026
公開番号（公開出願番号）：特開2003-142497
出願日： 1996年03月15日
公開日（公表日）： 2003年05月16日
要約：
【要約】【課題】 薄膜トランジスタアレイを構成する薄膜トランジスタの多結晶シリコン薄膜の未結合手を補償して特性の向上を図るとともに製造時間を短縮し生産性を向上する。【解決手段】 ガラス基板11上に島状の多結晶シリコン薄膜13を形成する。ゲート絶縁膜14とゲート電極15を形成後、多結晶シリコン薄膜13にソース・ドレイン領域を形成するため燐イオンを注入する。このときイオンドーピング法を用い、燐の水素希釈ガスをプラズマ分解したイオンを質量分離を行わずに加速注入することで、マスクとなるゲート電極15とゲート絶縁膜14中に多量の水素イオンが注入される。層間絶縁膜18および各電極を形成後、窒化シリコン膜を形成して保護絶縁膜22とする。その後、水素雰囲気にてアニール処理を行うことにより、ゲート電極15とゲート絶縁膜14中の水素が多結晶シリコン薄膜13へ拡散し未結合手を補償する。
請求項（抜粋）：
透光性基板の上に多結晶シリコン薄膜を形成する多結晶シリコン薄膜形成工程と、前記多結晶シリコン薄膜上にゲート絶縁膜を形成するゲート絶縁膜形成工程と、前記ゲート絶縁膜上にゲート電極を形成するゲート電極形成工程と、前記ゲート絶縁膜およびゲート電極に水素を導入する水素導入工程と、前記ゲート絶縁膜およびゲート電極上に層間絶縁膜を形成する層間絶縁膜形成工程と、前記多結晶シリコン薄膜に接続される表示電極を形成する表示電極形成工程と、前記表示電極を少なくとも覆う保護絶縁膜を形成する保護絶縁膜形成工程と、前記保護絶縁膜形成工程後、前記ゲート絶縁膜およびゲート電極に導入された前記水素を前記多結晶シリコン薄膜に拡散させる熱処理工程と、を備える薄膜トランジスタアレイの製造方法。
IPC (4件)：
H01L 21/336 ,  G02F 1/1368 ,  H01L 21/20 ,  H01L 29/786
FI (3件)：
G02F 1/1368 ,  H01L 21/20 ,  H01L 29/78 627 E
Fターム (62件)：
2H092JA05 ,  2H092JA24 ,  2H092JA28 ,  2H092KA01 ,  2H092KA02 ,  2H092KA04 ,  2H092MA07 ,  2H092MA08 ,  2H092MA22 ,  2H092NA21 ,  2H092NA27 ,  5F052AA02 ,  5F052BB07 ,  5F052DA02 ,  5F052DB03 ,  5F052EA15 ,  5F052JA01 ,  5F110AA17 ,  5F110AA19 ,  5F110BB01 ,  5F110CC02 ,  5F110DD02 ,  5F110DD13 ,  5F110EE06 ,  5F110EE42 ,  5F110EE50 ,  5F110FF01 ,  5F110FF02 ,  5F110FF03 ,  5F110FF07 ,  5F110FF09 ,  5F110FF28 ,  5F110FF29 ,  5F110FF30 ,  5F110FF40 ,  5F110GG02 ,  5F110GG13 ,  5F110GG25 ,  5F110GG28 ,  5F110GG29 ,  5F110GG45 ,  5F110HJ01 ,  5F110HJ02 ,  5F110HJ04 ,  5F110HJ12 ,  5F110HJ23 ,  5F110HL03 ,  5F110HL04 ,  5F110HL07 ,  5F110HL11 ,  5F110NN03 ,  5F110NN04 ,  5F110NN23 ,  5F110NN24 ,  5F110NN35 ,  5F110NN72 ,  5F110PP03 ,  5F110PP04 ,  5F110PP29 ,  5F110PP35 ,  5F110QQ11 ,  5F110QQ23
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM