特許
J-GLOBAL ID：200903010064444647

薄膜を製造する方法

発明者：
オーレリー トーザン

オーレリー トーザン について

, 
セバスチャン パーソニック

セバスチャン パーソニック について

, 
フレデリック ロージェ

フレデリック ロージェ について


出願人/特許権者：
エス オー アイ テック シリコン オン インシュレータ テクノロジーズ エス.アー.

エス オー アイ テック シリコン オン インシュレータ テクノロジーズ エス.アー. について


代理人 (2件)： 谷 義一 ,  阿部 和夫
公報種別：公開公報
出願番号（国際出願番号）：特願2007-063081
公開番号（公開出願番号）：特開2007-251172
出願日： 2007年03月13日
公開日（公表日）： 2007年09月27日
要約：
【課題】はく離した膜中の不純物を低下できる薄膜の製造方法を提供すること。【解決手段】薄膜製造法は、a)半導体材料から形成された基板の一方の面にイオンを打ち込み、基板中の所定の深さに基板の上部部分に薄膜を画定する、注入イオンの濃縮層を形成する注入ステップと、b)基板のその面を補強材と密接に接触するステップと、c)濃縮されたイオン層で層間はく離させて補強材と接触している薄膜をはく離するステップとを含む。本方法は、注入ステップa)の後で、はく離ステップc)の前に、前記イオンの濃縮された層において前記基板の層間はく離を引き起さない、汚染物質をトラップする熱処理ステップ、並びに、ステップc)の後に、汚染物質をトラップすることにより、およびはく離ステップc)によりかき乱されたゾーンを取り除くステップも含む。【選択図】図2
請求項（抜粋）：
薄膜を製造する方法であって、 a)半導体材料から形成された基板の一方の面にイオンを打ち込んで、前記基板中の所定の深さに、前記注入されたイオンが濃縮された層を形成し、前記濃縮された層が前記基板の上部部分に薄膜を画定する、少なくとも1つの注入のステップと、 b)前記基板の前記面を補強材と密接に接触させるステップと、 c)イオンの濃縮された層において層間はく離させることにより前記補強材と接触している前記薄膜をはく離するステップと を含み、注入ステップa)の後、かつ、はく離ステップc)の前に、この方法は、前記イオンの濃縮された層において前記基板の層間はく離を引き起さない、汚染物質をトラップする熱処理ステップ、並びに、ステップc)の後に、前記汚染物質をトラップすることにより、および前記はく離ステップc)によりかき乱されたゾーンを取り除くステップも含むことを特徴とする方法。
IPC (4件)：
H01L 21/02 ,  H01L 27/12 ,  H01L 21/265 ,  H01L 21/322
FI (5件)：
H01L27/12 B ,  H01L21/265 Q ,  H01L21/322 C ,  H01L21/322 J ,  H01L21/02 B
引用特許：
出願人引用 (1件)
  • 米国特許第5374564号明細書
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM