特許
J-GLOBAL ID:200903010129384973

シーケンス回路及び半導体装置

発明者:
出願人/特許権者:
代理人 (1件): 伊東 忠彦
公報種別:公開公報
出願番号(国際出願番号):特願2000-338068
公開番号(公開出願番号):特開2002-152025
出願日: 2000年11月06日
公開日(公表日): 2002年05月24日
要約:
【要約】【課題】 電源起動時に、ワード線をリセットするための負電源電位の上昇を避け、消費電流を減少させることが可能なシーケンス回路及びそのシーケンス回路を利用する半導体装置を提供することを目的とする。【解決手段】 非選択時に負電位にリセットされるワード線を有する半導体装置において、電源起動時、ワード線に接続されるメモリセルに供給する所定の電源電圧が所定の電位に達するまでは、ワード線を所定電位にクランプするシーケンス回路(23、24、26)を具備する。
請求項(抜粋):
電源回路の起動順序を制御するシーケンス回路において、メモリセルのキャパシタ又はビット線を充電する第1の電源電圧の電位を検出する第1の回路と、第1の電源電圧の電位が第1の所定電位に達する間は、ワード線をリセットするための第2の電源電圧を第2の所定電位にクランプする第2の回路と、第1の電源電圧が第1の所定電位に達した後にクランプを解除して前記第2の電源電圧を生成させる第3の回路とを有することを特徴とするシーケンス回路。
IPC (5件):
H03K 17/22 ,  G11C 11/407 ,  H01L 27/04 ,  H01L 21/822 ,  H03K 17/687
FI (5件):
H03K 17/22 B ,  G11C 11/34 354 F ,  G11C 11/34 354 E ,  H01L 27/04 H ,  H03K 17/687 A
Fターム (32件):
5B024AA01 ,  5B024BA13 ,  5B024BA21 ,  5B024BA27 ,  5B024BA29 ,  5B024CA07 ,  5B024CA11 ,  5F038BB08 ,  5F038BH15 ,  5F038DF08 ,  5F038EZ20 ,  5J055AX27 ,  5J055AX60 ,  5J055AX64 ,  5J055BX16 ,  5J055CX27 ,  5J055DX22 ,  5J055DX56 ,  5J055DX72 ,  5J055DX83 ,  5J055EX07 ,  5J055EX21 ,  5J055EY01 ,  5J055EY21 ,  5J055EZ00 ,  5J055EZ07 ,  5J055EZ25 ,  5J055FX12 ,  5J055FX17 ,  5J055FX35 ,  5J055GX00 ,  5J055GX01
引用特許:
出願人引用 (4件)
  • 半導体記憶装置
    公報種別:公開公報   出願番号:特願平10-108817   出願人:株式会社日立製作所, 株式会社日立超エル・エス・アイ・システムズ
  • 半導体記憶装置
    公報種別:公開公報   出願番号:特願平9-010420   出願人:三菱電機株式会社
  • 特開平2-005290
全件表示
審査官引用 (5件)
  • 半導体記憶装置
    公報種別:公開公報   出願番号:特願平10-108817   出願人:株式会社日立製作所, 株式会社日立超エル・エス・アイ・システムズ
  • 半導体記憶装置
    公報種別:公開公報   出願番号:特願平9-010420   出願人:三菱電機株式会社
  • 特開平2-005290
全件表示

前のページに戻る