特許
J-GLOBAL ID:200903010255757203
半導体装置
発明者:
,
,
出願人/特許権者:
代理人 (2件):
宮井 暎夫
, 伊藤 誠
公報種別:公開公報
出願番号(国際出願番号):特願2003-345235
公開番号(公開出願番号):特開2005-116587
出願日: 2003年10月03日
公開日(公表日): 2005年04月28日
要約:
【課題】 電源-グランド間のデカップリングコンデンサを半導体装置内に効率よく配置することができ、小型で高性能な半導体装置を提供する。【解決手段】 アナログ回路ブロックとデジタル回路ブロックとを有する半導体装置において、上下に重ねて配置されたVDD配線1およびVSS配線2と、VDD配線1およびVSS配線2と重ねて配置されてVDD配線1およびVSS配線2の間に接続されるデカップリングコンデンサ7とで、デカップリングコンデンサ一体型配線を構成し、アナログ回路ブロックとデジタル回路ブロックとにデカップリングコンデンサ一体型配線を用いて給電する。この際、アナログ回路ブロックとデジタル回路ブロックとで、デカップリングコンデンサ一体型配線を分離する。【選択図】 図1
請求項(抜粋):
アナログ回路ブロックとデジタル回路ブロックとを有する半導体装置であって、
上下に重ねて配置された電源配線およびグランド配線と、前記電源配線および前記グランド配線と上下に重ねて配置されて前記電源配線および前記グランド配線の間に接続されるデカップリングコンデンサとで、デカップリングコンデンサ一体型配線を構成し、
前記デカップリングコンデンサ一体型配線を通して前記アナログ回路ブロックと前記デジタル回路ブロックとに給電し、かつ前記アナログ回路ブロックと前記デジタル回路ブロックとに給電する前記デカップリングコンデンサ一体型配線を分離した半導体装置。
IPC (2件):
FI (3件):
H01L27/04 C
, H01L27/04 H
, H01L27/04 D
Fターム (11件):
5F038AC03
, 5F038AC05
, 5F038AC15
, 5F038BH10
, 5F038BH19
, 5F038CA05
, 5F038CD02
, 5F038CD14
, 5F038DF03
, 5F038DF12
, 5F038EZ20
引用特許:
出願人引用 (2件)
-
米国特許第4,746,899号明細書
-
特開昭63-126320号公報
審査官引用 (4件)
-
半導体集積装置
公報種別:公開公報
出願番号:特願平9-319721
出願人:セイコーエプソン株式会社
-
半導体デバイス
公報種別:公開公報
出願番号:特願平11-087769
出願人:株式会社アドバンテスト
-
半導体集積回路
公報種別:公開公報
出願番号:特願平11-180815
出願人:株式会社東芝
前のページに戻る