特許
J-GLOBAL ID：200903010597041382

記憶素子及び記憶装置

発明者：
水口 徹也

水口 徹也 について

, 
荒谷 勝久

荒谷 勝久 について

, 
河内山 彰

河内山 彰 について

, 
山田 直美

山田 直美 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (2件)： 角田 芳末 ,  磯山 弘信
公報種別：公開公報
出願番号（国際出願番号）：特願2005-175248
公開番号（公開出願番号）：特開2006-351780
出願日： 2005年06月15日
公開日（公表日）： 2006年12月28日
要約：
【課題】 記憶層の耐圧を充分に確保することを可能にすると共に、初期化動作に必要な電圧値を低く抑えることが可能な構成の記憶素子を提供する。【解決手段】 第1の電極と第2の電極との間に、記憶層4が挟まれて構成され、この記憶層4が、絶縁性或いは半絶縁性であり、記憶層4に接して金属元素を含有する層が設けられ、第1の電極と第2の電極間に電圧を印加することにより、記憶層4の抵抗値が変化する構成であり、記憶層4が厚さ方向において不連続に金属元素41が含有されている記憶素子を構成する。【選択図】 図2
請求項（抜粋）：
第1の電極と第2の電極との間に、記憶層が挟まれて構成され、 前記記憶層が、絶縁性或いは半絶縁性であり、 前記記憶層と、金属元素を含有する層とが、積層され、 前記第1の電極と前記第2の電極間に電圧を印加することにより、前記記憶層の抵抗値が変化する記憶素子であって、 前記記憶層は、厚さ方向において不連続に、前記金属元素が含有されている ことを特徴とする記憶素子。
IPC (1件)：
H01L 27/10
FI (1件)：
H01L27/10 451
Fターム (8件)：
5F083FZ10 ,  5F083GA05 ,  5F083GA09 ,  5F083JA35 ,  5F083JA36 ,  5F083JA37 ,  5F083JA39 ,  5F083JA40
引用特許：
出願人引用 (1件) 審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM