特許
J-GLOBAL ID:200903010768910821
積層型セラミックチップインダクタおよびその製造方法
発明者:
,
,
,
出願人/特許権者:
代理人 (1件):
滝本 智之 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平7-233742
公開番号(公開出願番号):特開平8-138941
出願日: 1995年09月12日
公開日(公表日): 1996年05月31日
要約:
【要約】【目的】 ノイズ対策部品などデジタル機器の小型・薄型化に伴う高密度実装回路に数多く使用されている、積層型セラミックチップインダクタの高インピーダンス化と低導体抵抗化を両立し、かつ低積層化により、信頼性向上と低コスト化を目的とする。【構成】 電鋳法により形成した巻回コイル状メッキ導体2,5をそれぞれシート状磁性体層1,6に転写するとともに、シート状磁性体層3に設けた貫通孔4を介して、巻回コイル状メッキ導体2と5を接続することにより、低積層化、高インピーダンス化および低導体抵抗化を同時に実現できる。
請求項(抜粋):
少なくとも一対の絶縁層と、この少なくとも一対の絶縁層に挟持されたコイル状導体線路を構成する少なくとも1つの導体パターンとを有し、この少なくとも1つの導体パターンは電鋳法により形成されている積層型セラミックチップインダクタ。
IPC (3件):
H01F 17/00
, C25D 1/00 381
, H01F 41/04
引用特許:
審査官引用 (13件)
-
積層電子部品の製造方法
公報種別:公開公報
出願番号:特願平4-247295
出願人:太陽誘電株式会社
-
特開昭59-163813
-
特開平2-196406
全件表示
前のページに戻る