特許
J-GLOBAL ID：200903010837513678

混在型半導体集積回路装置

発明者：
佐藤 彰邦

佐藤 彰邦 について

, 
北城 岳彦

北城 岳彦 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 三好 秀和 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-010607
公開番号（公開出願番号）：特開平11-214649
出願日： 1998年01月22日
公開日（公表日）： 1999年08月06日
要約：
【要約】【課題】 ロジック回路で使用される容量素子を簡易に実現でき、この容量素子の占有面積を減少し、集積度を向上することができる混在型半導体集積回路装置を提供する。【解決手段】 DRAM回路4とロジック回路5とを同一半導体基板10に混在する混在型半導体集積回路装置において、DRAM回路4のメモリセルの情報蓄積用容量素子と同一構造で構成される容量素子をロジック回路5に配置する。容量素子はトレンチ12、p型ウエル領域11で形成される電極、誘電体膜13及び電極14で構成され、トレンチキャパシタ構造が採用される。容量素子は平滑コンデンサ、論理回路に組み込まれる容量素子等に使用される。
請求項（抜粋）：
スイッチングトランジスタと情報蓄積用容量素子との直列回路で構成されたメモリセルを有するダイナミック型ランダムアクセスメモリ回路と、ロジック回路とが同一半導体基板に混在する混在型半導体集積回路装置において、前記ロジック回路の内部又はロジック回路に近接した外部に、前記メモリセルの情報蓄積用容量素子と実質的に同一構造を有し、前記ロジック回路で使用される容量素子を備えたことを特徴とする混在型半導体集積回路装置。
IPC (4件)：
H01L 27/108 ,  H01L 21/8242 ,  H01L 27/04 ,  H01L 21/822
FI (4件)：
H01L 27/10 681 F ,  H01L 27/04 A ,  H01L 27/04 C ,  H01L 27/10 625 A
引用特許：
出願人引用 (3件)
  • 半導体集積回路装置
    公報種別：公開公報   出願番号：特願平7-022678   出願人：インターナショナル・ビジネス・マシーンズ・コーポレイション
  • 半導体装置
    公報種別：公開公報   出願番号：特願平7-010026   出願人：株式会社東芝
  • 半導体記憶装置及びその製造方法
    公報種別：公開公報   出願番号：特願平6-221441   出願人：株式会社東芝
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM