特許
J-GLOBAL ID：200903010931508700

メモリシステム

発明者：
渡邊 直也

渡邊 直也 について

, 
諸岡 毅一

諸岡 毅一 について


出願人/特許権者：
三菱電機株式会社

三菱電機株式会社 について


代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-301850
公開番号（公開出願番号）：特開平10-143424
出願日： 1996年11月13日
公開日（公表日）： 1998年05月29日
要約：
【要約】【課題】 クロック信号に同期して動作する既存のメモリシステムにおいて、クロック信号とデータのタイミングスキューを低減する。【解決手段】 折返されたデータバス14と、データバス14に並走して配線されクロック信号を転送するクロック信号線12と、データバス14とクロック信号線12とに接続されるメモリ1から4と、メモリ1から4を制御するメモリコントローラ5を備え、メモリコントローラ5は、クロック信号をCk0を生成してクロック信号線の一端12aに供給するとともに、クロック信号線の他端12bから入力されるクロック信号Ckiに応答してメモリから出力されたデータをデータバス14の他端Ciより入力する。
請求項（抜粋）：
データバスと、前記データバスに接続され、書込データを入力するとともに、読出データを出力するメモリと、前記メモリを制御するメモリ制御手段とを備え、前記メモリ制御手段は、前記データバスの一端に前記書込データを出力するとともに、前記データバスの他端から前記読出データを入力するメモリシステム。
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM