特許
J-GLOBAL ID：200903011126954244

半導体記憶装置

発明者：
柴田 昇

柴田 昇 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (8件)： 鈴江 武彦 ,  河野 哲 ,  中村 誠 ,  蔵田 昌俊 ,  峰 隆司 ,  福原 淑弘 ,  村松 貞男 ,  橋本 良郎
公報種別：公開公報
出願番号（国際出願番号）：特願2007-199947
公開番号（公開出願番号）：特開2009-037676
出願日： 2007年07月31日
公開日（公表日）： 2009年02月19日
要約：
【課題】書き込みデータのパターンに依存せず、確実にピーク電流を抑制することが可能な半導体記憶装置を提供する。【解決手段】メモリセルアレイ1は、複数のメモリセルMCを有し、複数のメモリセルのうち、n個(nは3以上の自然数)のセルが同時に書き込まれる。制御回路7は、メモリセルアレイ1を制御する。変換回路4-1は、メモリセルアレイに記憶するkビット(k<=nで、3以上の自然数)からなるデータを、変換則に基づき、hビット(k<=hで、2以上の自然数)のデータに変換する。【選択図】図2
請求項（抜粋）：
複数のメモリセルを有し、複数の前記メモリセルのうち、n個(nは2以上の自然数)のセルが同時に書き込まれるメモリセルアレイと、 前記メモリセルアレイを制御する制御回路と、 前記n個のメモリセルに記憶する、kビット(2以上の自然数)からなるデータを、変換則に基づき、hビット(k<=hで、2以上の自然数)のデータに変換する変換回路し、前記n個のメモリセルに記憶することを特徴とする半導体記憶装置。
IPC (1件)：
G11C 16/02
FI (4件)：
G11C17/00 611D ,  G11C17/00 611A ,  G11C17/00 611G ,  G11C17/00 641
Fターム (14件)：
5B125BA02 ,  5B125BA19 ,  5B125CA25 ,  5B125DB02 ,  5B125DB08 ,  5B125DB19 ,  5B125DE00 ,  5B125EA05 ,  5B125EF00 ,  5B125FA01 ,  5B125FA02 ,  5B125FA04 ,  5B125FA05 ,  5B125FA06
引用特許：
出願人引用 (2件) 審査官引用 (2件)

前のページに戻る

TOP

BOTTOM