特許
J-GLOBAL ID:200903011392736627
分布定数線路のフィードスルー構造およびそれを用いたパッケージ基板
発明者:
,
,
,
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願平10-234020
公開番号(公開出願番号):特開2000-068713
出願日: 1998年08月20日
公開日(公表日): 2000年03月03日
要約:
【要約】【課題】 不整合の生じにくい分布定数線路のフィードスルー構造を提供する。【解決手段】 基板2の一方主面2aに形成された第1の分布定数線路3の一端と、基板2の他方主面2bに形成された第2の分布定数線路5の一端を、第1のビアホール7で接続し、第1の分布定数線路3の一端に近接して第1の接地電極4を形成し、第2の分布定数線路5の一端に近接して第2の接地電極6を形成し、第1のビアホール7に近接して第1の接地電極4と第2の接地電極6を接続する第2のビアホール11、12を形成する。【効果】 フィードスルー部分を含む伝送線路全体の不整合を小さくすることができる。
請求項(抜粋):
基板の一方主面に第1の分布定数線路を形成し、前記基板の他方主面に第2の分布定数線路を形成し、前記第1の分布定数線路の一端と前記第2の分布定数線路の一端を互いに対向して形成して第1のビアホールで接続し、前記第1の分布定数線路の一端に近接して第1の接地電極を形成し、前記第2の分布定数線路の一端に近接して第2の接地電極を形成し、前記第1のビアホールに近接して前記第1の接地電極と前記第2の接地電極を接続する第2のビアホールを設けたことを特徴とする分布定数線路のフィードスルー構造。
IPC (6件):
H01P 3/02
, H01P 1/04
, H01P 3/08
, H01P 5/02 603
, H01P 5/02
, H05K 1/02
FI (6件):
H01P 3/02
, H01P 1/04
, H01P 3/08
, H01P 5/02 603 L
, H01P 5/02 603 D
, H05K 1/02 J
Fターム (12件):
5E338AA02
, 5E338BB02
, 5E338BB13
, 5E338BB25
, 5E338CC01
, 5E338CC02
, 5E338CC06
, 5E338CD02
, 5E338EE11
, 5J011DA12
, 5J014CA08
, 5J014CA42
引用特許:
前のページに戻る