特許

J-GLOBAL ID：200903011735167828

メモリ制御装置及びシリアルメモリ

発明者： 丹羽 章雅 ,  青野 孝之 ,  原田 卓哉
出願人/特許権者： 株式会社デンソー
代理人 (1件)： 足立 勉
公報種別：公開公報
出願番号（国際出願番号）：特願2002-021971
公開番号（公開出願番号）：特開2003-223372
出願日： 2002年01月30日
公開日（公表日）： 2003年08月08日
要約：

【要約】【課題】 ノイズ等の影響により使用者の意図とは異なるメモリアクセスが実行されることを防止できるメモリ制御装置及びシリアルメモリを提供する。【解決手段】 チップイネーブル信号CEの立上りエッジで立上り検出信号FEがハイレベルとなり(t11,t14)、その後チップイネーブル信号CEの立下りエッジで立下り検出信号REがハイレベルとなると、許可信号ENがハイレベルにセットされ(t15)、メモリアクセスが実行される。また、チップイネーブル信号CEの立ち下がり前に、外部リセット信号RSTにノイズが乗る等してFF回路21がリセットされると、立上り検出信号FEはロウレベルに変化する(t12)。この場合、その後にチップイネーブル信号CEの立下りエッジが検出されても(t13)、FF回路22が動作しないため許可信号ENがセットされず、メモリアクセスは実行されない。

請求項（抜粋）：

少なくとも、先頭にスタートビットが付加された命令ビット列からなるシリアルデータ、該シリアルデータに同期したクロック信号、当該装置を指定するチップイネーブル信号、当該装置をリセットするリセット信号を入力するためのインターフェイス手段と、前記チップイネーブル信号が入力されているアクティブ期間の間、前記クロック信号に従って前記シリアルデータを格納するシリアルデータ格納手段と、該シリアルデータ格納手段に格納された命令ビット列の内容に従ってメモリアクセスを行うアクセス制御手段と、前記アクティブ期間の終了タイミングに基づいて、前記アクセス制御手段の動作を許可する許可信号を生成する許可信号生成手段と、を備え、シリアルデータを用いてメモリを制御するメモリ制御装置において、前記アクティブ期間中に当該装置がリセットされた場合、そのアクティブ期間の終了タイミングに基づく許可信号の生成を禁止する第1の禁止手段を設けたことを特徴とするメモリ制御装置。

IPC (2件)：

G06F 12/16 340 ,  G06F 11/00 350

FI (2件)：

G06F 12/16 340 M ,  G06F 11/00 350 A

Fターム (3件)：

5B018GA04 ,  5B018NA06 ,  5B018QA05

引用特許：

出願人引用 (4件)

• 誤書込防止方式
  公報種別：公開公報   出願番号：特願平6-157227   出願人：三菱電機株式会社
• メモリ制御回路
  公報種別：公開公報   出願番号：特願平3-309414   出願人：富士通株式会社
• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平7-313054   出願人：株式会社東芝
• 特開昭63-226753