特許
J-GLOBAL ID：200903011816802293
素子分離膜の形成方法
発明者：
出願人/特許権者：
代理人 (1件)：
岡本 啓三
公報種別：公開公報
出願番号（国際出願番号）：特願2002-192126
公開番号（公開出願番号）：特開2004-039734
出願日： 2002年07月01日
公開日（公表日）： 2004年02月05日
要約：
【課題】ゲート絶縁膜の厚さが異なる複数種類のトランジスタを有する半導体装置において、素子分離膜の縁部にディボットが発生することを防止すると共に、素子領域上に素子分離膜が延出することを防止して、半導体装置のより一層の高性能化及び高集積化を達成できる素子分離膜の形成方法を提供する。【解決手段】シリコン基板101にシリコン酸化膜102及びシリコン窒化膜103を形成する。そして、シリコン基板101に素子分離用の溝104を形成した後、シリコン窒化膜103を、シリコン酸化膜102及び犠牲酸化膜の合計の厚さ分だけ等方エッチングする。その後、高電圧動作部をレジスト膜106で覆い、第2の領域のシリコン窒化膜103を、一方のゲート酸化膜の厚さ分だけ等方エッチングする。【選択図】 図8
請求項（抜粋）：
半導体基板上に第1のシリコン酸化膜を形成する工程と、
前記第1のシリコン酸化膜上にシリコン窒化膜を形成する工程と、
前記シリコン窒化膜をパターニングする工程と、
前記シリコン窒化膜をマスクとして前記第1のシリコン酸化膜及び前記半導体基板をエッチングして、前記半導体基板の第1の領域及び第2の領域にそれぞれ溝を形成する工程と、
前記シリコン窒化膜を等方エッチングする第1の等方エッチング工程と、
前記第1の領域を第1のレジスト膜で保護し、前記第2の領域の前記シリコン窒化膜を等方エッチングする第2の等方エッチング工程と、
前記第1のレジスト膜を除去する工程と、
前記半導体基板の上側全面にシリコン酸化物を堆積させて第2のシリコン酸化膜を形成する工程と、
前記シリコン窒化膜が露出するまで前記第2のシリコン酸化膜を除去する工程と、
前記シリコン窒化膜を除去する工程と、
前記半導体基板の表面を酸化して第3のシリコン酸化膜を形成する工程と、
前記第3のシリコン酸化膜を除去すると共に、残存している前記第2のシリコン酸化膜を等方エッチングする第3の等方エッチング工程と、
前記半導体基板の表面を酸化して第4のシリコン酸化膜を形成する工程と、
前記第1の領域を第2のレジスト膜で保護し、前記第2の領域の前記第4のシリコン酸化膜を除去すると共に、前記第2の領域の前記第2のシリコン酸化膜を等方エッチングする第4の等方エッチング工程と、
前記第2のレジスト膜を除去する工程と、
前記半導体基板の表面を酸化して第5のシリコン酸化膜を形成する工程と
を有することを特徴とする素子分離膜の形成方法。
IPC (9件)：
H01L21/76
, H01L21/8234
, H01L21/8247
, H01L27/08
, H01L27/088
, H01L27/10
, H01L27/115
, H01L29/788
, H01L29/792
H01L21/76 L
, H01L27/08 331A
, H01L27/10 481
, H01L27/10 434
, H01L29/78 371
, H01L27/08 102H
, H01L27/08 102C
5F032AA35
, 5F032AA44
, 5F032AA45
, 5F032CA17
, 5F032CA24
, 5F032CA25
, 5F032DA02
, 5F032DA04
, 5F032DA23
, 5F032DA24
, 5F032DA25
, 5F032DA26
, 5F032DA33
, 5F032DA43
, 5F048AA05
, 5F048AB01
, 5F048AC01
, 5F048BA01
, 5F048BB16
, 5F048BB18
, 5F048BG01
, 5F048BG13
, 5F083EP02
, 5F083EP23
, 5F083ER22
, 5F083NA01
, 5F083PR05
, 5F083PR07
, 5F083PR10
, 5F083PR29
, 5F083PR40
, 5F083ZA07
, 5F083ZA08
, 5F101BA01
, 5F101BB05
, 5F101BD02
, 5F101BD27
, 5F101BD35
, 5F101BE07
, 5F101BH13
, 5F101BH14
, 5F101BH19
, 5F101BH21
