特許
J-GLOBAL ID：200903092885635188
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
杉浦 正知
公報種別：公開公報
出願番号（国際出願番号）：特願平11-010593
公開番号（公開出願番号）：特開2000-208613
出願日： 1999年01月19日
公開日（公表日）： 2000年07月28日
要約：
【要約】【課題】 トレンチ素子分離領域の上部における溝の端縁部の近傍が基板上面より落ち込むのを防止するとともに、レジストパターンにおける形成可能な開口幅以下の幅の溝を形成する。【解決手段】 Si基板1上のパッド酸化膜2およびSiN膜3に開口3aを形成する。開口3aの内周面にサイドウォールを形成した後、SiN膜3およびサイドウォールをマスクとして、Si基板1に溝6を形成する。サイドウォールを除去した後、Si基板1の露出面に熱酸化膜7を形成する。高密度プラズマCVD法により、溝6および開口3aの内部に埋め込むようにして、埋め込み酸化膜8を形成した後、SiN膜3上の埋め込み酸化膜8を除去し、CMP法により平坦化を行う。SiN膜3を除去して犠牲酸化膜を形成し、所定のイオン注入を行った後、犠牲酸化膜を除去し、ゲート酸化膜を形成する。以上により、トレンチ素子分離領域を形成する。
請求項（抜粋）：
トレンチ素子分離領域を有する半導体装置の製造方法において、基板上に研磨停止膜を形成する工程と、上記研磨停止膜に開口を形成する工程と、上記開口の内周面にサイドウォールを形成する工程と、上記研磨停止膜および上記サイドウォールをマスクとして、上記基板に溝を形成する工程と、上記サイドウォールを除去する工程と、上記溝および上記開口の内部に埋め込むようにして、埋め込み絶縁膜を形成する工程とを有することを特徴とする半導体装置の製造方法。
Fターム (15件)：
5F032AA36
, 5F032AA44
, 5F032AA45
, 5F032CA17
, 5F032DA02
, 5F032DA04
, 5F032DA23
, 5F032DA24
, 5F032DA25
, 5F032DA27
, 5F032DA30
, 5F032DA33
, 5F032DA34
, 5F032DA53
, 5F032DA78
