特許
J-GLOBAL ID：200903011993409046

不揮発性半導体記憶装置及びその制御方法

発明者：
山田 八郎

山田 八郎 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-297170
公開番号（公開出願番号）：特開平7-153284
出願日： 1993年11月29日
公開日（公表日）： 1995年06月16日
要約：
【要約】【目的】記憶情報を電気的に書き換え可能な不揮発性半導体記憶装置の書き換え速度を高速にし、書き換え回数を低減させる。【構成】消去フラグと有効フラグと論理ブロックアドレスをブロック毎に記憶し、論理ブロックのデータを書き換える場合、直ちに対応する物理ブロックを消去するのではなく、消去フラグを要消去に書き込み、消去フラグと有効フラグが各々消去不要と無効を示す未書き込みブロックを求め、そのブロックにデータを書き込み、有効フラグを有効に書き込み、アクセスしていない期間にブロックを消去するため、実行的に低速な消去動作を隠蔽できる。また、特定の物理ブロックに書き換え回数が低減する。
請求項（抜粋）：
複数の予め定めた記憶容量のセクタから成り少なくとも前記ブロックの物理ブロック毎に消去フラグを格納する消去フラグ領域と有効フラグを格納する有効フラグ領域と論理ブロックアドレスを格納する論理ブロックアドレス領域と前記物理ブロックの書換え回数を格納する書換え回数領域とデータを格納するデータ領域とを有する複数のブロックより構成され、前記消去フラグおよび前記有効フラグおよび前記論理ブロックアドレスおよび前記書換え回数の格納内容のそれぞれの消去を前記ブロックの単位で行い各々の前記ブロックの読出し書込み動作を前記セクタの単位で行う不揮発性半導体記憶装置において、前記ブロックの読出し書込み動作時に前記論理ブロックアドレスから物理ブロックアドレスに変換する変換テーブルを備えることを特徴とする不揮発生半導体記憶装置。
FI (2件)：
G11C 17/00 510 Z ,  G11C 17/00 309 F
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM