特許

J-GLOBAL ID：200903012072517818

半導体記憶装置

発明者： 村井 一郎
出願人/特許権者： 新日本製鐵株式会社
代理人 (1件)： 國分 孝悦
公報種別：公開公報
出願番号（国際出願番号）：特願平4-202911
公開番号（公開出願番号）：特開平6-029484
出願日： 1992年07月07日
公開日（公表日）： 1994年02月04日
要約：

【要約】【目的】 α線によるソフトエラーを防止し、信頼性を向上し得るスタックセルキャパシタを有する半導体記憶装置を提供する。【構成】 スタックキャパシタ構造を有するダイナミック・ランダムアクセスメモリにおいて、キャパシタを構成する下部電極が遷移金属膜又は遷移金属のシリサイド膜もしくは合金膜7とポリシリコン膜14との積層膜により形成される。該下部電極の材質としては、例えば、W,Mo,Ti;W2 Si,Mo2 Si,Ti2 Si;TiW,TiN;PolySi/W,PolySi/Mo,PolySi/Ti等が選ばれる。

請求項（抜粋）：

スタックキャパシタ構造を有するダイナミック・ランダムアクセスメモリにおいて、キャパシタを構成する下部電極を遷移金属膜又は該遷移金属の合金膜もしくはシリサイド膜により形成したことを特徴とする半導体記憶装置。

IPC (2件)：

H01L 27/108 ,  H01L 27/04

引用特許：

審査官引用 (7件)

• 特開平4-096364
  
• 特開平3-019269
  
• 特開昭60-074556
  
• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平3-235878   出願人：シヤープ株式会社
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平4-106194   出願人：三菱電機株式会社
• 特開平4-217360
  
• 半導体集積回路装置
  公報種別：公開公報   出願番号：特願平3-257301   出願人：株式会社日立製作所