特許
J-GLOBAL ID：200903012102388490

半導体記憶装置

発明者：
山岡 雅直

山岡 雅直 について

, 
長田 健一

長田 健一 について

, 
柳沢 一正

柳沢 一正 について


出願人/特許権者：
株式会社ルネサステクノロジ

株式会社ルネサステクノロジ について


代理人 (1件)： 小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願2002-371751
公開番号（公開出願番号）：特開2004-206745
出願日： 2002年12月24日
公開日（公表日）： 2004年07月22日
要約：
【課題】低電圧でSRAM回路を動作させるために構成するトランジスタのしきい値電圧を下げると、トランジスタのリーク電流の増加により、データを記憶しながら動作していない状態での消費電力が増加するという問題がある。【解決手段】SRAMメモリセルMC内の駆動MOSトランジスタのソース線sslの電位を制御することでメモリセル内のMOSトランジスタのリーク電流を低減する。【選択図】 図1
請求項（抜粋）：
駆動MOSFET、転送MOSFETおよび負荷素子とにより構成されたスタティック型メモリセルが複数配列されたメモリセルアレイにおいて、 前記駆動MOSFETのソース電極に接続されるソース線と接地電位線とを前記メモリセルの動作時には接続し、前記メモリセルのスタンバイ時には非接続となるように制御するスイッチと、 前記ソース線と前記接地電位間に接続されたソース電位制御回路とを有し、 前記メモリセルがスタンバイ時に、前記ソース電位制御回路によりソース電位を接地電位と電源電位との中間電位に設定することを特徴とする半導体記憶装置。
IPC (3件)：
G11C11/413 ,  H01L21/8244 ,  H01L27/11
FI (2件)：
G11C11/34 335A ,  H01L27/10 381
Fターム (18件)：
5B015HH01 ,  5B015HH03 ,  5B015HH04 ,  5B015KA13 ,  5B015KA23 ,  5B015PP04 ,  5B015QQ03 ,  5F083BS28 ,  5F083GA06 ,  5F083LA01 ,  5F083LA12 ,  5F083LA16 ,  5F083LA17 ,  5F083LA18 ,  5F083LA20 ,  5F083LA21 ,  5F083LA28 ,  5F083ZA28
引用特許：
審査官引用 (3件)
  • スタンバイ電流制御回路
    公報種別：公開公報   出願番号：特願平6-092328   出願人：ソニー株式会社
  • 半導体集積回路装置
    公報種別：公開公報   出願番号：特願平10-169028   出願人：三菱電機株式会社
  • 半導体装置
    公報種別：公開公報   出願番号：特願平8-251720   出願人：ソニー株式会社

前のページに戻る

TOP

BOTTOM