特許
J-GLOBAL ID：200903012566256243

半導体集積回路装置

発明者：
藤澤 宏樹

藤澤 宏樹 について


出願人/特許権者：
エルピーダメモリ株式会社

エルピーダメモリ株式会社 について


代理人 (1件)： 加藤 朝道
公報種別：公開公報
出願番号（国際出願番号）：特願2003-396649
公開番号（公開出願番号）：特開2005-158165
出願日： 2003年11月27日
公開日（公表日）： 2005年06月16日
要約：
【課題】構成を簡略化しつつも、レーテンシー低減が可能なデータ転送回路を具備する半導体記憶装置の提供。【解決手段】外部クロックを分周し読出用クロックを生成する制御回路と、読出用クロックに基づき、第1乃至第4アドレスからの読み出しデータを増幅する4つの増幅回路と、偶数アドレスに対応した2つの増幅回路からの時系列出力を入力し選択出力する第1マルチプレクサと、奇数アドレスに対応した2つの増幅回路からの時系列出力を入力して選択出力する第2マルチプレクサと、第2、第4出力をラッチして出力する2つのラッチ回路と、第1、第3出力を入力し読出アドレス順に出力する第3マルチプレクサと、第2、第4出力を入力し読出アドレス順に出力する第4マルチプレクサと、第3、第4マルチプレクサの出力を入力する第1、第2レジスタと、該2レジスタの各2出力の計4出力をクロックの両エッジに同期して出力する第5マルチプレクサを備える。【選択図】図1
請求項（抜粋）：
複数のデータ信号をパラレルに転送させる第1の信号伝達経路と、 前記複数のデータ信号をそれぞれ受ける複数の増幅回路部と、 前記複数の増幅回路部でそれぞれ増幅された前記複数のデータ信号を転送させる第2の信号伝達経路と、 前記第2の信号伝達経路を通して伝えられた前記複数のデータ信号をそれぞれ受ける複数のレジスタと、 前記複数のレジスタにそれぞれ保持された前記複数のデータ信号を、同期用のクロック信号に基づいてシリアルに出力する出力部と、 を含み、 前記複数の増幅回路部は、前記複数のデータ信号のうち先に出力されるべきデータに対して、後に出力されるべき少なくとも1つの他のデータ信号の前記第2の信号伝達経路への出力タイミングを遅らせ、 前記第2の信号伝達経路上で、所定数のクロックサイクル期間、データ信号を保持する構成とされてなる、ことを特徴とする半導体集積回路装置。
IPC (3件)：
G11C11/409 ,  G11C11/401 ,  G11C11/407
FI (4件)：
G11C11/34 354R ,  G11C11/34 354Z ,  G11C11/34 362Z ,  G11C11/34 362S
Fターム (20件)：
5M024AA49 ,  5M024AA50 ,  5M024BB17 ,  5M024BB27 ,  5M024BB33 ,  5M024BB34 ,  5M024DD04 ,  5M024DD13 ,  5M024DD14 ,  5M024DD19 ,  5M024DD83 ,  5M024JJ03 ,  5M024JJ18 ,  5M024JJ32 ,  5M024LL01 ,  5M024PP01 ,  5M024PP02 ,  5M024PP03 ,  5M024PP07 ,  5M024PP10
引用特許：
出願人引用 (1件)
  • 半導体集積回路装置
    公報種別：公開公報   出願番号：特願2000-204288   出願人：株式会社日立製作所
審査官引用 (3件)
  • 半導体集積回路装置
    公報種別：公開公報   出願番号：特願2000-204288   出願人：株式会社日立製作所
  • 半導体記憶装置
    公報種別：公開公報   出願番号：特願2002-078148   出願人：三菱電機株式会社
  • 半導体記憶装置
    公報種別：公開公報   出願番号：特願2002-330982   出願人：株式会社ルネサステクノロジ

前のページに戻る

TOP

BOTTOM