特許
J-GLOBAL ID：200903013068318130
電子機器
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
林 敬之助
公報種別：公開公報
出願番号（国際出願番号）：特願平9-196109
公開番号（公開出願番号）：特開平11-041917
出願日： 1997年07月22日
公開日（公表日）： 1999年02月12日
要約：
【要約】【課題】 電源の起電圧低下時の、昇圧効率の低下を防止する発電昇圧システムの提供。【解決手段】 熱電変換素子の起電圧Vpを検出し、検出信号P3を出力すると共に間欠パルス発生回路104の間欠パルス信号P2で間欠動作する電圧検出回路105と、電圧検出回路105の検出信号P3を電圧検出回路が停止している間記憶し、記憶信号P4として昇圧回路107に出力する信号記憶回路106を設け、昇圧回路107は、該記憶信号P4に応じて昇圧倍数を可変する構成とする。最適な昇圧倍数で目的の昇圧電圧に昇圧できるので、熱電変換素子の起電圧が変動した場合の昇圧効率の低下を防止できる。
請求項（抜粋）：
ゲート電極と第1、第2の電極を有するMOSトランジスタをスイッチ素子として使用し、入力端子は、第1のスイッチ素子の第1の電極と、第3のスイッチ素子の第2の電極に接続され、第1のスイッチ素子の第2の電極は、コンデンサーの第2の電極と第2のスイッチ素子の第2の電極とに接続され、第2のスイッチ素子の第1の電極は、GND端子に接続され、コンデンサーの第1の電極は、第3のスイッチ素子の第1の電極と、第4のスイッチ素子の第2の電極とに接続され、第4のスイッチ素子の第1の電極は、出力端子に接続された構成をとり、第1と第4のスイッチ素子がオフしている間に、第2のスイッチ素子と第3のスイッチ素子をオンする動作と、第2のスイッチ素子と第3のスイッチ素子がオフしている間に、第1のスイッチ素子と第4のスイッチ素子をオンする動作を、交互に繰り返すように、各スイッチ素子のゲート電極に制御信号を入力し、入力端子から入力したプラスの電圧をさらにプラスに昇圧した電圧を出力端子から出力する昇圧ユニットを有し、該昇圧ユニットの第1から第4のスイッチ素子を、該スイッチ素子の第1の電極をソース電極、第2の電極をドレイン電極とし、サブストレート電極をGND端子に接続したNチャネル型MOSトランジスタからなる昇圧回路を有する電子機器。
引用特許：
前のページに戻る
