特許
J-GLOBAL ID：200903013078742666

半導体装置及びその製造方法、回路基板並びに電子機器

発明者：
橋元 伸晃

橋元 伸晃 について


出願人/特許権者：
セイコーエプソン株式会社

セイコーエプソン株式会社 について


代理人 (1件)： 井上 一 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-041119
公開番号（公開出願番号）：特開平11-340359
出願日： 1999年02月19日
公開日（公表日）： 1999年12月10日
要約：
【要約】【課題】 外部電極のクラックを防止できる半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。【解決手段】 貫通穴14aが形成された絶縁フィルム14と、電極13を有する半導体チップ12と、絶縁フィルム14の一方の面における貫通穴14a上を含む領域に接着剤17を介して貼り付けられて半導体チップ12の電極13に電気的に接続される配線パターン18と、貫通穴14aを介して、配線パターン18に設けられるとともに配線パターン18とは反対側の面から突出する外部電極16と、を有し、貫通穴14aと外部電極16との間に、接着剤17の一部が引き込まれて介在する。
請求項（抜粋）：
貫通穴が形成された基板と、電極を有する半導体素子と、前記基板の一方の面側において前記貫通穴上を含む前記一方の面の任意の領域に接着部材を介して貼り付けられるとともに、前記接着部材に貼り付けられた面の反対側の面で前記半導体素子の電極に電気的に接続される導電部材と、前記貫通穴を介して前記導電部材と接続されるとともに、前記基板の他方の面よりも外側まで設けられた外部電極と、を有し、前記貫通穴内において、前記貫通穴を形成する内壁面と前記外部電極との間に、前記接着部材の一部が介在する半導体装置。
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM