特許
J-GLOBAL ID：200903013104045995

多値抵抗体メモリ素子とその製造及び動作方法

発明者：
李 正 賢

李 正 賢 について


出願人/特許権者：
三星電子株式会社

三星電子株式会社 について


代理人 (3件)： 八田 幹雄 ,  奈良 泰男 ,  宇谷 勝幸
公報種別：公開公報
出願番号（国際出願番号）：特願2006-104919
公開番号（公開出願番号）：特開2006-295168
出願日： 2006年04月06日
公開日（公表日）： 2006年10月26日
要約：
【課題】多値抵抗体メモリ素子を提供する。【解決手段】基板と、基板上に形成されたトランジスタと、トランジスタに連結されたストレージノードとを有する抵抗体メモリ素子において、ストレージノードは、基板に連結された下部電極と、下部電極上に積層された第1相変化層と、第1相変化層上に形成された第1障壁層と、第1障壁層上に形成された第2相変化層と、第2相変化層上に形成された上部電極と、を備えることを特徴とする。【選択図】図2
請求項（抜粋）：
基板と、前記基板上に形成されたトランジスタと、前記トランジスタに連結されたストレージノードとを有する抵抗体メモリ素子において、 前記ストレージノードは、 前記基板に連結された下部電極と、 前記下部電極上に積層された第1相変化層と、 前記第1相変化層上に形成された第1障壁層と、 前記第1障壁層上に形成された第2相変化層と、 前記第2相変化層上に形成された上部電極と、を備えることを特徴とする抵抗体メモリ素子。
IPC (2件)：
H01L 27/105 ,  H01L 45/00
FI (2件)：
H01L27/10 448 ,  H01L45/00 A
Fターム (7件)：
5F083FZ10 ,  5F083GA10 ,  5F083JA36 ,  5F083JA42 ,  5F083MA06 ,  5F083MA20 ,  5F083ZA21
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM