特許
J-GLOBAL ID：200903013403993280

半導体装置の製造方法

発明者：
金村 龍一

金村 龍一 について

, 
本部 靖

本部 靖 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 船橋 國則
公報種別：公開公報
出願番号（国際出願番号）：特願2005-369066
公開番号（公開出願番号）：特開2007-173511
出願日： 2005年12月22日
公開日（公表日）： 2007年07月05日
要約：
【課題】RC遅延が抑制された半導体装置の製造方法を提供する。【解決手段】まず、基板上に設けられた層間絶縁膜7に、配線溝8aと接続孔8bとからなるデュアルダマシン開口部8を形成する工程を行う。次に、デュアルダマシン開口部8の内壁を覆う状態で、層間絶縁膜7上にMnからなる金属膜21を形成する工程を行う。次いで、熱処理を行い、金属膜21中の金属を層間絶縁膜7の構成成分と反応させて、金属膜21と層間絶縁膜7との界面に、Mn化合物からなる自己形成バリア膜11を形成する工程を行う。続いて、金属膜21の未反応部分を選択的に除去する工程を行う。その後、デュアルダマシン開口部8に、Cuを含む導電層を埋め込んで、配線溝8aと接続孔8bとに上層配線12とヴィア13とをそれぞれ形成する工程を行うことを特徴とする半導体装置の製造方法である。【選択図】図1
請求項（抜粋）：
基板上の絶縁膜に設けられた凹部に銅を含む導電層を埋め込む半導体装置の製造方法において、 前記基板上に設けられた前記絶縁膜に、前記基板に達する前記凹部を形成する第1工程と、 前記凹部の内壁を覆う状態で、銅以外の金属からなる金属膜を形成する第2工程と、 熱処理を行い、前記金属膜中の前記金属を前記絶縁膜の構成成分と反応させて、前記金属膜と前記絶縁膜との界面に、前記導電層からの銅の拡散を防止する金属化合物からなるバリア膜を形成する第3工程と、 前記金属膜の未反応部分を選択的に除去する第4工程と、 前記未反応部分が除去された前記凹部に、前記導電層を埋め込む第5工程とを有する ことを特徴とする半導体装置の製造方法。
IPC (3件)：
H01L 23/52 ,  H01L 21/320 ,  H01L 21/316
FI (2件)：
H01L21/88 R ,  H01L21/316 X
Fターム (55件)：
5F033HH07 ,  5F033HH11 ,  5F033HH12 ,  5F033HH35 ,  5F033HH36 ,  5F033JJ01 ,  5F033JJ07 ,  5F033JJ11 ,  5F033JJ12 ,  5F033JJ35 ,  5F033JJ36 ,  5F033KK11 ,  5F033MM01 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033NN05 ,  5F033NN07 ,  5F033NN13 ,  5F033PP15 ,  5F033PP21 ,  5F033PP27 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ19 ,  5F033QQ25 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ70 ,  5F033QQ73 ,  5F033QQ74 ,  5F033QQ80 ,  5F033RR01 ,  5F033RR03 ,  5F033RR04 ,  5F033RR11 ,  5F033RR21 ,  5F033RR29 ,  5F033SS04 ,  5F033SS15 ,  5F033SS22 ,  5F033TT04 ,  5F033TT07 ,  5F033TT08 ,  5F033XX10 ,  5F033XX20 ,  5F033XX27 ,  5F033XX28 ,  5F058BA06 ,  5F058BA07 ,  5F058BC02 ,  5F058BF07 ,  5F058BF25 ,  5F058BF29 ,  5F058BF36
引用特許：
出願人引用 (1件) 審査官引用 (3件)

前のページに戻る

TOP

BOTTOM