特許
J-GLOBAL ID:200903066239097525

半導体装置及びその製造方法

発明者:
出願人/特許権者:
代理人 (7件): 鈴江 武彦 ,  河野 哲 ,  中村 誠 ,  蔵田 昌俊 ,  福原 淑弘 ,  村松 貞男 ,  橋本 良郎
公報種別:公開公報
出願番号(国際出願番号):特願2005-027756
公開番号(公開出願番号):特開2005-277390
出願日: 2005年02月03日
公開日(公表日): 2005年10月06日
要約:
【課題】配線構造の信頼性向上及び低抵抗化に寄与し得る半導体装置を提供する。【解決手段】半導体基板上に開口部42を有する層間絶縁膜41が配設される。開口部42内にCuを主成分とする配線本体層46が埋め込まれる。開口部42内で層間絶縁膜41と配線本体層46との間にバリア膜44が介在する。バリア膜44は所定の金属元素と層間絶縁膜41の構成元素との化合物を主成分とする。【選択図】 図16
請求項(抜粋):
半導体基板上に配設され且つ開口部を有する層間絶縁膜と、 前記開口部内に埋め込まれたCuを主成分とする配線本体層と、 前記開口部内で前記層間絶縁膜と前記配線本体層との間に介在するバリア膜と、前記バリア膜は所定の金属元素と前記層間絶縁膜の構成元素との化合物を主成分とすることと、 を具備する半導体装置。
IPC (2件):
H01L21/3205 ,  H01L21/768
FI (2件):
H01L21/88 M ,  H01L21/90 A
Fターム (36件):
5F033HH11 ,  5F033HH12 ,  5F033HH35 ,  5F033JJ01 ,  5F033JJ11 ,  5F033JJ12 ,  5F033JJ35 ,  5F033KK11 ,  5F033KK12 ,  5F033KK15 ,  5F033KK25 ,  5F033KK35 ,  5F033LL02 ,  5F033MM01 ,  5F033MM02 ,  5F033MM05 ,  5F033MM12 ,  5F033MM13 ,  5F033PP06 ,  5F033PP15 ,  5F033PP27 ,  5F033PP28 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ25 ,  5F033QQ48 ,  5F033QQ73 ,  5F033QQ80 ,  5F033RR01 ,  5F033RR04 ,  5F033RR05 ,  5F033RR06 ,  5F033RR11 ,  5F033RR21 ,  5F033XX10 ,  5F033XX28
引用特許:
出願人引用 (1件)
  • 特開平2-62035
審査官引用 (8件)
全件表示

前のページに戻る