特許
J-GLOBAL ID:200903013751018886

半導体装置及びその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 竹村 壽
公報種別:公開公報
出願番号(国際出願番号):特願2000-245714
公開番号(公開出願番号):特開2002-057301
出願日: 2000年08月14日
公開日(公表日): 2002年02月22日
要約:
【要約】【課題】 下地の状態によらずに誘電体膜、強誘電体膜が結晶化された構造を有する半導体装置及び半導体装置の製造方法を提供する。【解決手段】 強誘電体膜を用いたキャパシタを具備する半導体装置において、フラッシュランプ107を用いて半導体基板108に形成された強誘電体膜を結晶化する。半導体基板はハロゲンランプで予め加熱しておくことができる。キャパシタの下部の構造に影響を与えることなく結晶化が可能になる。またフラッシュランプを用いてゲート酸化膜などのSiO2 絶縁膜あるいはシリコン上に界面反応を抑制した状態でPZT膜などの強誘電体膜を結晶化した1トランジスタタイプの半導体メモリが得られる。さらにフラッシュランプを使用する際にマスクを使用することにより光の照射された部分のみ結晶化が可能である。マスク材はランプ光を遮光するメタルマスク、ガラスマスクなどを使用できる。
請求項(抜粋):
半導体基板と、前記半導体基板上に形成されたシリコン酸化膜からなるゲート酸化膜と、前記ゲート酸化膜上に形成され、且つ結晶化された強誘電体膜と、前記強誘電体膜上に形成された電極とを具備し、前記ゲート酸化膜は、膜の厚さが20nm以下であることを特徴とする半導体装置。
IPC (4件):
H01L 27/105 ,  H01L 21/283 ,  H01L 21/316 ,  C23C 14/34
FI (5件):
H01L 21/283 L ,  H01L 21/316 Y ,  C23C 14/34 N ,  H01L 27/10 444 B ,  H01L 27/10 444 A
Fターム (50件):
4K029AA06 ,  4K029BA01 ,  4K029BA50 ,  4K029BD01 ,  4K029CA05 ,  4K029CA06 ,  4K029DC05 ,  4K029DC09 ,  4K029EA01 ,  4K029EA03 ,  4K029EA05 ,  4K029EA09 ,  4K029FA04 ,  4K029GA01 ,  4M104BB06 ,  4M104CC05 ,  4M104EE03 ,  4M104EE12 ,  4M104EE14 ,  4M104GG14 ,  4M104GG16 ,  5F058BA11 ,  5F058BB06 ,  5F058BC03 ,  5F058BD04 ,  5F058BD05 ,  5F058BF02 ,  5F058BF12 ,  5F058BH20 ,  5F058BJ02 ,  5F083FR02 ,  5F083GA21 ,  5F083JA06 ,  5F083JA14 ,  5F083JA15 ,  5F083JA17 ,  5F083JA35 ,  5F083JA36 ,  5F083JA37 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083JA42 ,  5F083JA43 ,  5F083MA06 ,  5F083MA17 ,  5F083NA08 ,  5F083PR22 ,  5F083PR34 ,  5F083PR40
引用特許:
審査官引用 (9件)
全件表示

前のページに戻る