特許
J-GLOBAL ID：200903014010308263

半導体装置の製造方法

発明者：
元 大喜

元 大喜 について

, 
韓 丞皓

韓 丞皓 について


出願人/特許権者：
株式会社ハイニックスセミコンダクター

株式会社ハイニックスセミコンダクター について


代理人 (1件)： 長谷 照一 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-259063
公開番号（公開出願番号）：特開2003-174159
出願日： 2002年09月04日
公開日（公表日）： 2003年06月20日
要約：
【要約】【課題】 シングルドレインセル形成やシリコン基板のエッチングの際、等方性エッチングプロファイルを実現するに好適な半導体装置の製造方法を提供する。【解決手段】 シリコン基板上にゲート電極を形成するステップ、前記ゲート電極の両側壁に接するようにスペーサを形成するステップ、前記スペーサの下部にて露出された前記シリコン基板上にシリコンゲルマニウム層を成長させるステップ、前記シリコンゲルマニウム層を選択的に除去して、ソース-ドレイン形成領域を露出させるステップ、及び前記露出されたソース-ドレイン形成領域に、ドープされたエピタキシャルシリコン層を成長させるステップとを含む。
請求項（抜粋）：
シリコン基板上にゲート電極を形成するステップと、前記ゲート電極の両側壁に接するようにスペーサを形成するステップと、前記スペーサの下部にて露出された前記シリコン基板上にシリコンゲルマニウム層を成長させるステップと、前記シリコンゲルマニウム層を選択的に除去して、ソース-ドレイン形成領域を露出させるステップと、前記露出されたソース-ドレイン形成領域に、ドープされたエピタキシャルシリコン層を成長させるステップとを含んでなることを特徴とする半導体装置の製造方法。
Fターム (17件)：
5F140AA10 ,  5F140AA18 ,  5F140AA21 ,  5F140BA01 ,  5F140BF01 ,  5F140BF04 ,  5F140BF05 ,  5F140BF11 ,  5F140BF18 ,  5F140BG08 ,  5F140BG14 ,  5F140BG51 ,  5F140BG53 ,  5F140BH06 ,  5F140BK08 ,  5F140BK09 ,  5F140BK18
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM