特許

J-GLOBAL ID：200903014564582510

MOSトランジスタの製造方法

発明者： 小野 篤樹 ,  濱中 信秋
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 金田 暢之 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-155333
公開番号（公開出願番号）：特開2001-156291
出願日： 2000年05月25日
公開日（公表日）： 2001年06月08日
要約：

【要約】【課題】短チャネル特性の低下による閾値電圧のばらつきを抑えつつMOSトランジスタのスロートラップ特性を向上させ、長期使用時におけるトランジスタの閾値電圧の変動を抑えること。【解決手段】pMOS形成領域におけるゲート電極周辺のシリコン基板1表面にフッ素イオンをイオン注入する。次いで第一の熱処理を行い、イオン注入の際に生じた格子間シリコン原子を除去する。その後、第二の熱処理によりフッ素イオンをゲート電極直下の領域に拡散させる。熱処理の方法については、たとえば、第一の熱処理をRTA等のランプアニール処理とし、第二の熱処理を炉アニールとする。

請求項（抜粋）：

シリコン基板上にゲート絶縁膜を介してゲート電極を形成する工程と、少なくとも前記ゲート電極周辺のシリコン基板表面にフッ素イオンをイオン注入する工程と、第一の熱処理により前記イオン注入の際に生じた格子間シリコン原子を除去する工程と、第一の熱処理の後、第二の熱処理により前記フッ素イオンを前記ゲート絶縁膜直下の領域に拡散させる工程とを含むことを特徴とするMOSトランジスタの製造方法。

IPC (8件)：

H01L 29/78 ,  H01L 21/265 602 ,  H01L 21/265 ,  H01L 21/265 604 ,  H01L 21/28 301 ,  H01L 21/8238 ,  H01L 27/092 ,  H01L 21/336

FI (9件)：

H01L 21/265 602 B ,  H01L 21/265 602 A ,  H01L 21/265 604 Z ,  H01L 21/28 301 T ,  H01L 29/78 301 H ,  H01L 27/08 321 E ,  H01L 27/08 321 C ,  H01L 29/78 301 G ,  H01L 29/78 301 P

Fターム (58件)：

4M104BB01 ,  4M104BB14 ,  4M104BB18 ,  4M104BB19 ,  4M104BB20 ,  4M104BB21 ,  4M104CC01 ,  4M104CC05 ,  4M104DD19 ,  4M104DD37 ,  4M104DD79 ,  4M104DD80 ,  4M104DD82 ,  4M104DD84 ,  4M104EE09 ,  4M104FF14 ,  4M104FF18 ,  4M104FF22 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  4M104HH16 ,  4M104HH20 ,  5F040DA06 ,  5F040DA18 ,  5F040DB03 ,  5F040EC01 ,  5F040EC07 ,  5F040EC13 ,  5F040ED03 ,  5F040EE05 ,  5F040EF02 ,  5F040EH02 ,  5F040EJ02 ,  5F040EJ03 ,  5F040EK05 ,  5F040EM01 ,  5F040EM02 ,  5F040FA05 ,  5F040FB02 ,  5F040FC13 ,  5F040FC15 ,  5F048AA07 ,  5F048AB01 ,  5F048AC03 ,  5F048BA01 ,  5F048BB06 ,  5F048BB07 ,  5F048BB09 ,  5F048BB11 ,  5F048BB12 ,  5F048BC06 ,  5F048BD04 ,  5F048BF06 ,  5F048BF07 ,  5F048BG01 ,  5F048BG14 ,  5F048DA25

引用特許：

審査官引用 (3件)

• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願平7-114456   出願人：松下電子工業株式会社
• MISFETおよびその製造方法
  公報種別：公開公報   出願番号：特願平6-144278   出願人：日本電気株式会社
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平9-264410   出願人：富士通株式会社