特許

J-GLOBAL ID：200903014678084014

半導体装置の製造方法

発明者： 吉田 宜史 ,  小山内 潤
出願人/特許権者： セイコーインスツルメンツ株式会社
代理人 (1件)： 坂上 正明
公報種別：公開公報
出願番号（国際出願番号）：特願2001-106102
公開番号（公開出願番号）：特開2002-299471
出願日： 2001年04月04日
公開日（公表日）： 2002年10月11日
要約：

【要約】 (修正有)【課題】 駆動能力と小型化を図った半導体装置の提供本発明では、チャネル長の短チャネル化が容易となるようP型トランジスタを表面チャネル型のトランジスタで構成し、その駆動能力の向上と小型化を促進させたものである。さらにゲート絶縁膜が窒化処理されているため、ゲート絶縁膜の信頼性を向上させると共に、P型多結晶シリコンゲート電極に含まれているボロンのチャネル領域への突き抜けを防ぐことができる。【解決手段】 ゲート絶縁膜2を形成する工程と、該ゲート絶縁膜2を窒化処理する工程と、不活性ガスによる熱処理を行う工程と、該ゲート絶縁膜上にゲート電極6を形成する工程と、該ゲート電極にP型の不純物を導入する工程により、表面チャネル型P型トランジスタと埋め込みチャネル型N型トランジスタを構築する。

請求項（抜粋）：

Nチャネル型MOSトランジスタとPチャネル型MOSトランジスタを有する相補型MOS半導体装置において、ゲート絶縁膜を形成する工程と、該ゲート絶縁膜を窒化処理する工程と、不活性ガスによる熱処理を行う工程と、該ゲート絶縁膜上にゲート電極を形成する工程と、該ゲート電極にP型の不純物を導入する工程を有することを特徴とする半導体装置の製造方法。

IPC (5件)：

H01L 21/8238 ,  H01L 21/28 301 ,  H01L 27/092 ,  H01L 29/78 ,  H01L 29/786

FI (4件)：

H01L 21/28 301 D ,  H01L 27/08 321 D ,  H01L 29/78 301 G ,  H01L 29/78 617 J

Fターム (109件)：

4M104AA01 ,  4M104AA09 ,  4M104BB01 ,  4M104BB40 ,  4M104CC05 ,  4M104DD37 ,  4M104DD43 ,  4M104DD57 ,  4M104DD82 ,  4M104EE03 ,  4M104EE14 ,  4M104EE15 ,  4M104FF14 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  4M104HH04 ,  5F048AA00 ,  5F048AA01 ,  5F048AA07 ,  5F048AA09 ,  5F048AC03 ,  5F048BA01 ,  5F048BB06 ,  5F048BB07 ,  5F048BB08 ,  5F048BB11 ,  5F048BB12 ,  5F048BB14 ,  5F048BC06 ,  5F048BD05 ,  5F048BE04 ,  5F048BG12 ,  5F048DA10 ,  5F048DA18 ,  5F048DB03 ,  5F110AA01 ,  5F110AA06 ,  5F110AA08 ,  5F110AA09 ,  5F110AA16 ,  5F110AA30 ,  5F110BB04 ,  5F110CC02 ,  5F110DD03 ,  5F110DD04 ,  5F110EE05 ,  5F110EE09 ,  5F110EE14 ,  5F110EE44 ,  5F110EE45 ,  5F110EE48 ,  5F110FF02 ,  5F110FF07 ,  5F110FF23 ,  5F110FF36 ,  5F110GG01 ,  5F110GG02 ,  5F110GG03 ,  5F110GG04 ,  5F110GG12 ,  5F110GG13 ,  5F110GG32 ,  5F110GG52 ,  5F110HJ01 ,  5F110HJ04 ,  5F110HJ13 ,  5F110HL03 ,  5F110HM15 ,  5F110NN02 ,  5F110NN12 ,  5F110NN23 ,  5F110NN25 ,  5F110NN35 ,  5F110NN66 ,  5F140AA01 ,  5F140AA02 ,  5F140AA06 ,  5F140AA23 ,  5F140AA24 ,  5F140AA28 ,  5F140AA40 ,  5F140AB03 ,  5F140AC01 ,  5F140AC36 ,  5F140BC06 ,  5F140BD09 ,  5F140BE07 ,  5F140BE08 ,  5F140BE16 ,  5F140BE17 ,  5F140BE19 ,  5F140BF04 ,  5F140BF11 ,  5F140BF18 ,  5F140BG28 ,  5F140BG30 ,  5F140BG31 ,  5F140BG32 ,  5F140BG39 ,  5F140BH15 ,  5F140BH49 ,  5F140BK02 ,  5F140BK13 ,  5F140CB01 ,  5F140CB02 ,  5F140CB08 ,  5F140CC05 ,  5F140CC12

引用特許：

審査官引用 (5件)

• ゲート絶縁膜の形成方法
  公報種別：公開公報   出願番号：特願平8-070169   出願人：テキサスインスツルメンツインコーポレイテツド
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平6-247472   出願人：富士通株式会社
• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願平10-287473   出願人：ソニー株式会社
• CMOSFET及びその製造方法
  公報種別：公開公報   出願番号：特願平10-110908   出願人：日本電気株式会社
• 相補型半導体装置
  公報種別：公開公報   出願番号：特願平6-338340   出願人：ソニー株式会社